ゲートで遅延が起きる理由

質問

LSIの設計において，ゲート遅延と配線遅延などを考慮に入れますが，ゲート遅延はなぜ起こるのでしょうか．

　配線遅延については，それだけの長さを信号が伝わるために必要だから，と理解できるのですが，それに加えてゲート遅延を考える必要があるのでしょうか．大まかに言って，ゲートの信号伝播方向の長さ(幅)を測れば，配線遅延と同等に扱えないものなのでしょうか．

　私が何か誤解しているのでしょうか．

回答No.3

rabbit_cat · ベストアンサー

ゲート遅延は、ゲートと配線に寄生している容量を、充電するのにかかる時間です。

配線遅延は、信号の波が伝播するのにかかる時間ですが、ゲート遅延は波そのものを起こすのにかかる時間と思えばいいでしょうか。

回答No.4

gukky

ゲート遅延は通常伝播遅延と呼ばれているものの事だと思うのですが、これはトランジスタ(MOSFET)がON/OFFするのに必要な時間のことです。
この時間はトランジスタの各部に付いている寄生容量の影響、ゲート電圧が印加されてからチャンネルが構成されるまでの遅れ及びチャンネルの中をキャリアが移動する速度などで決まります。

回答No.2

eqw-102

配線遅延については、トランジスタがON、OFFする回数分の遅れだと思っています。

コンデンサの差動を考慮すると、
オシロスコープで観察すれば、

IN、OUT間の波形が全く違ってしまいます。
（忠実な再現が出来ない）

やっちゃってから、
あちこち抵抗値やコンデンサ値をいじってみるのが良いのですが、
現実的ではないですね。

オシロスコープやオシュレターは、フリーソフトで入手可能です。（簡易ですが）

回答No.1

sanori

ＭＯＳＦＥＴのゲートはコンデンサです。

チャネル部（ＣＡＤで描いたときにゲートと拡散層と重なる部分）をイメージしてください。
その面積自体は小さいのですが、
ゲート絶縁膜は、１０ナノメータぐらいしかないですから、他の配線間絶縁膜と比較したとき１桁ぐらい違います。

ちなみに、
ゲート絶縁膜を厚くすると、容量は減るのですが、ドレイン電流が小さくなってしまい、回路の速度にとっては一長一短です。

しかも、
厚くするとＬ（ゲート長）を小さくしにくいので、微細化、高速化が難しくなってしまいます。