LSIの配線の形状によるインダクタンスの式について

質問

LSIにおいて１０GHｚ以上になると配線のLによる遅延が重要に
なってくるそうなんですが、そこで、配線の形によるＬ(インダクタンス）
の方程式をご存知のかたはいませんか？

回答No.1

tocoche

普通の基板の７５Ωラインでも７ｎｓ／ｍ程度の遅延が発生するので、バス線長２０ｃｍ，クロック１００ＭＨｚ程度の設計でも考慮する必要があります。　遅延は　√(LC)　によって表されますが、SCSI Parallel Interface　の規格によると

・ラインの片側にだけ、電源またはグランドプレーンがある場合
　Tpd = 33.36 × √(0.475er+0.67)　[ps/cm]

・ラインの両側に、電源またはグランドプレーンがある場合
　Tpd = 33.36 × √(er)　[ps/cm]

ラインの断面形状等には関係ないようですね。　なぜでしょう？ わかりません。