時定数の計算方法がよくわかりません

質問

下図のような回路で基板間の通信をおこなうのですが、コネクタの誤挿入により送信側のFETに電源を入力してしまう可能性が出てきました。
FETをONしてしまうと定格以上の電流が流れてしまいますが、200Ωくらいの抵抗を挿入すれば計算上、FETは壊れません。

しかし、ここで200Ωの保護抵抗を挿入することで19.2kbpsの通信が可能かどうかが心配なのです。(過去、抵抗無しでは通信していました)
これは時定数を利用した計算である程度の通信の可否の予測はできるのでしょうか？
どういった計算になるのか教えていただければ助かります。

回答No.1

tance · ベストアンサー

時定数という観点からだけ見ると、問題ないと思います。
というのは、FETがONの時の送信インピーダンスは確かにほぼ０Ωから
200Ωに増えますが、FETがOFFするときの時定数は変わりません。
（1k + 1k = 2kΩと1000pF　の時定数で 2μsec）"L"と"H"の
遅い方で仕様をクリアしていれば通信はできます。

ただし、他の問題が生じます。"L"のレベルが上がってしまうという
現象です。プルアップ抵抗が1kΩですから、FETがONになって
"L"を出力しようとしても1kΩと200Ωの分割になってしまって、
"L"電圧が約550mVになってしまいます。これ自体は受けのCMOS
VHC14の閾値から見て正常に動作する範囲ですが、余裕が半分
くらいになってしまいます。

"L"の時定数自体は20%増加するだけですが、1000pFの充放電カーブ
を考えると、VHC14のVthを切るまでの時間はそれ以上に延びます。

19.2kbpsに対しては余裕はあるので、動作はすると思いますが、
"L"側のノイズ余裕が減るのが心配です。

この200Ωという値は減らせないのだとすると、受けの回路の
定数を10倍にはできないでしょうか。1kは10kに、1000pは100pに
という具合です。これは静電気や他のサージに対しても強く
なる方向で、スピードは同じです。そして、200Ωの効き方が
1/10になるので、ノイズイミュニティの問題も解決します。

お礼

御回答ありがとうございます。
非常にわかりやすい説明をいただいたため、誰からも回答が付かなかったのではないかと思うほどです。

そういえばダンピング抵抗に高い抵抗値を用いた時にL側のレベルが上がってしまったことがあるのを思い出しました。
同じ原理ですね。

勉強になりました。
ありがとうございます。