PNPトランジスタ安全動作領域について

質問

別でご質問させていただいていますが、画像を添付したかったため新規質問致します。
よろしくお願いします。

突入電流が高く、TR1が安全動作領域外になります。パルス幅が10ms、1.5Aになります。

基板設計変更ができないめ、すでに実装されている抵抗やコンデンサの定数変更で突入電流を抑えたいです。
R1とR2がジャンパー抵抗なので、何Ωか入れて電流制限できますでしょうか。
適切な値を教えて頂けますと幸いです。
アドバイス頂けないでしょうか。

この投稿のマルチメディアは削除されているためご覧いただけません。

回答No.14

ohkawa3 · ベストアンサー

＞現状の回路でQ2にかかるコレクタ電圧、コレクタ電流について、どのくらいの数値になるかヒントを頂けないでしょうか。
その値を実機で測定するのが貴殿の「お仕事」の筈です。
私が試験問題の出題者なのではありません。回答は貴殿が扱っている実機にあります。スレッドが長くなって、かえって本質が見えにくくなっているように感じます。そろそろ締め切りましょう。

お礼

色々とお付き合いありがとうございました。
大変助かりました。
明日からも頑張っていきたいと思います。

回答No.13

ohkawa3

＞仮にIcが200mAでもVceが約24Vになるので
＞コレクタ損失Pc超えてしまうリスクはありますでしょうか。
もともとが「安全動作領域」のご質問ですね。
過渡的にVCE＝24V，IC＝200mAの状態があっても、その時間が短ければ安全に動作可能であることを定量的に表しているのが、「安全動作領域」のグラフ（データ）です。
リスクは、継続時間で評価してください。

補足

ありがとうございます。

最後の補足とさせていただきます。いつもありがとうございます。
現状の回路でQ2にかかるコレクタ電圧、コレクタ電流について、どのくらいの数値になるかヒントを頂けないでしょうか。
Q2のトランジスタの安全動作領域内か確認したいと思っています。
Q2のトランジスタは2SC4081です。
R5は22kΩです。

回答No.12

ohkawa3

＞DC24VとR1の間にパスコン0.1μFがあるのですが、容量変えても、逆効果になりますでしょうか。
アナログ回路設計は、全体バランスが大切です。
局部的な問題にとらわれずに、ご質問の回路全体としての目的、必要とする機能、電源及び負荷の仕様などを再度しっかりと見直しましょう。そのうえで、スイッチング素子の選定、保護回路の要否判定、主回路定数の決定を行い、妥当性確認のための各種試験を行ってください。パッチを当てたところだけの検証では、全体バランスが崩れていても問題を見逃す可能性があります。

回答No.11

ohkawa3

＞ジャンパー抵抗の定格電力は無視しても良いのでしょうか。
これまでの私の回答では、ジャンパー抵抗は0オームであるとして、電力的な問題は想定していません。
電流制限などの機能を目的として、0オームではない抵抗値を選定した場合は、当然にその抵抗での発熱-温度上昇を考慮する必要があると思います。

お礼

ありがとうございます。感謝申し上げます。

補足

DC24VとR1の間にパスコン0.1μFがあるのですが、容量変えても、逆効果になりますでしょうか。

回答No.10

ohkawa3

回答(9)
追加のヒントです。いずれの方法も、手間がかかり、素性がよいとは言えませんが、手詰まりを解消する選択肢を増やすとして頭の隅でも入れてもらえればと思います。
1) データシートの数値上では安全動作領域外となっても、実力として故障が起こらないのであれば、使用方法について半導体メーカーに特別の承認をしてもらう。
2) 半導体メーカーに、hFEのバラツキ幅の狭く設定した特別ランクを設定してもらい、そのランクを供給してもらう。
3) 自社でhFEの測定を行い、hFEに応じた抵抗値を組み合わせて実装する。

補足

何度もすみません。
仮にIcが200mAでもVceが約24Vになるので
コレクタ損失Pc超えてしまうリスクはありますでしょうか。

回答No.9

ohkawa3

定常状態の負荷電流が200mAですか・・・・・・
Q1のhFEの幅が100～200程度ありますから、定常電流200mAを基準にhFEminでも完全にオン状態となるように回路定数を設計すれば、hFEmaxでは、過渡電流は明らかに400mAを超過するでしょう。
現状の素子選定ではマージンが少ないので、安全動作領域内で動作させるとしたら、現回路にはついていない保護回路を設ける必要がありそうに思います。
アナログ回路の設計を突き詰めようとすると、上限と下限の挟み撃ちの状況をかい潜るような条件探しのために多大な時間がかかります。このままのプリント基板と回路で突き進むか、もっと設計マージンがある回路方式に変更するか、貴社の設計基準に基づいてご自身で判断なさってください。ご健闘を期待します。

補足

ありがとうございます。
安全動作領域内に入るものがあるかQ1のトランジスタを探してみます。
もう一つ質問ですが、ジャンパー抵抗の定格電力は無視しても良いのでしょうか。
いまこの抵抗に定常時、4.8Wになると思うのですが、定格オーバーするのかなと思っています。
私の捉え方が間違ってますでしょうか。

回答No.8

ohkawa3

回答(7)再出
負荷のスイッチング電源に供給する定常的な最大電流は如何ほどですか？
回路設計、素子の選定などの適否を判断するには、負荷電流の情報が不可避です。

ご自身の勉強のためにQ&Aサイトをご利用になることは大いに結構ですが、Q&Aサイトの回答に従って製品設計を行って品質トラブルが起きても、Q&Aサイトの運営者・回答者は全く責任を負うことができないことをご理解下さるようにお願いします。

補足

定常電流は200mA程度になります。

はい、自己責任は承知の上です。
自分でも計算、シミュレーションしてから実施いたします。
ヒントを頂きありがとうございます。

回答No.7

ohkawa3

＞シミュレーションでは1.5Aの突入電流が400mAまで抑えれそうということでしょうか。
パルス幅も10ms以内でしょうか。

Q1をオーバードライブの程度を抑えれば、突入電流を400mA程度には抑えられそうです。

＞パルス幅も10ms以内でしょうか。
負荷側の性質がご提示の情報だけでは不明確なので確実なことは言えませんが、突入電流の主因がコンデンサへの充電電流であれば、電流ピークを抑えれば幅は広がります。

いずれにしてもQ&Aサイトの回答では、設計検証のデータとして認められないでしょうから、実機を使ってご自身で検証するようにお願いします。アナログ回路なので、条件次第で数値は相当の幅で変化することを想定して下さい。

補足

突入電流の原因がフィルター回路の電解コンデンサということはわかっています。
電解コンデンサを外せば、収まりました。

回答No.6

ohkawa3

回答(1)(4)再出
プリント基板を修正しないと対応できないとの悲観的な見通しを回答したが、本当に対応が不可能なのか、回路定数を点検してみました。
結論から先に言うと、直流設計が全面的に不適切と感じます。

1) Q1が過度にオーバードライブされています。
　Q1のベース電流を決めるのがR4ですが、3kΩではベース電流が7mA以上になります。定常負荷電流がどれほどか不明ですが、仮に100ｍAとすれば、Q1のhFEminは100程度見込めますから、ベース電流は1ｍA流せば足ります。オン状態のVCEを十分に低くするために、ある程度のオーバードライブは必要でしょうが、2mAも流せば十分でしょう。という訳で、R4＝10kΩ程度とすることがいいでしょう。

2) R3の値が過大です。
　R3の役割は、R5を通じて流れる電流をバイパスして、Q1を完全にオフの状態に保てるようにすることです。R5＝22kΩとすると、約1mAの電流が流れますので、R3に1mA流れたときに両端に発生する電圧（＝Q1のベース・エミッタ間電圧）を、0.6Vよりも低くできるような値を選定します。R3＜0.6V÷1.0mA＝600Ωとする必要があるので、ある程度のマージンを考慮して470Ωのような値を選定します。

3) Q2のベース回路に流している電流が無駄に多いようです。
　この課題は、深刻な問題ではありませんが、R5=100kΩ、R6＝10kΩ程度に変更した方がいいでしょう。

4) 3)でR5＝100kΩに変更しましたので、流れる電流は0.23mA程度。R3＜0.6V÷0.23mA＝2.6kΩとする必要があるので、ある程度のマージンを考慮して1.5kΩのような値に選定しなおします。

上記のような直流設計の定数変更を行うと、Q1のhFEを最大200と見積もってもコレクタ電流は、シミュレーションの結果、400mA程度以内に抑制できます。この設計変更だけで、ほぼ、安全動作領域内の動作が得られます。

さらに、そのうえでC2=100μF程度以上にすればQ1がオフからオンに遷移する時間を延ばせるので、安全側の設計となります。

最初の回答で効きが悪いと申し上げましたが、Q2ベース回路のC2による時間制御は、オフからオンへの遷移時間よりも、オンになるタイミングを遅延させる作用の方が大きいことを申し添えておきます。
C2=100μFの場合、電源投入からQ1がオフ状態を保つ時間が約400ms、オフからオンへの遷移時間が40ms弱の結果でした。

補足

ありがとうございます。
午前中頂いた回答で悩んでおりましたが、わざわざシミュレーションしていただきほんとうに感謝申し上げます。
シミュレーションでは1.5Aの突入電流が400mAまで抑えれそうということでしょうか。
パルス幅も10ms以内でしょうか。

すべての対策で安全動作領域内におさまると思いますが、R3の定数変更がコレクタ電流を抑えれるものでしょうか。

開発経験が浅く色々と質問してしまいまして申し訳ありません。

回答No.5

kantaro1985

R1,R2のゼロオーム抵抗の個所は、1005サイズですか。
もちろんインチじゃなくてミリ表記の1005ですよね。
そこで何か対策を打つのは、かなり厳しいでしょうね。
元々、ゼロオームを挿入した理由は、そこで何か対策出来るようにするために入れておいたのではなく、回路を切り離す目的だけのゼロオームだったということですかね。
1005サイズだと、NTCサーミスタという手も困難ですし。

後段の負荷がDC-DCコンバータで、更にフィルター回路もあるということでしたら、突入電流があるのも仕方ないのですが、この回路はスロースイッチングさせる目的で入れられているんでしょうか？
その目的が達成できていなくて、回路定数を追い込むことで何とか対処したいなら、LTspiseなど無償の回路シミュレータもありますので、シミュレーションで追い込んでみてはどうかと思います。
もちろん、現状の測定結果と、同じ回路をシミュレーションしてみて結果が合致するかを確認してからになりますが。
実際に使っている素子自体のシミュレーションモデルが見つからなくても、類似の部品でシミュレーションすれば、近い値が得られると思います。

なお、基板の設計変更は出来ないとされていますが、本当に設計変更しないで対策する方がよいのかは、よく考えるべきです。

どのくらいの数を生産する基板で、製造済み生基板が何枚、実装済み基板が何枚あって、納期がどの程度なのかは全く分からないので、そこは御社内で方針を決めるべきだと思いますが、場合によっては実装済み基板だって捨ててしまった方が結果的には安くつくこともあります。

例えば、かなり強引な手法としては、1005サイズのパッドからリード線を引き出して、ラジアルタイプのディスク型パワーサーミスタに接続し、そのパワーサーミスタは高耐熱のシリコンボンドで固定する、なんていう改造もあり得ます。
しかし、その方法をやると判断するかどうかは、改造のロスコストや納期、品質と、設計変更の場合のロスコストや納期を天秤にかけて判断することになると思います。

他の方が回答されているように、DC-DCコンバータ側の制御でON/OFFした方がスマートに出来るんじゃないかとか（そもそものスイッチングの目的が我々回答者側にはわからないので、何とも言えませんが）他の方法を検討することも含めて、総合的な判断をするしかないと思います。

回答No.4

ohkawa3

回答(1)再出
プリント基板はもう修正できない・・・トランジスタのパッケージはPW-miniに限定できない・・・・もっと安全動作領域の広いトランジスタはパッケージが大きくて実装できない・・・・自由度があるのはゼロオーム抵抗の箇所・・・・0.25Wサイズ抵抗器を実装できるパッドでは、電力損失によって温度上昇が過大になる可能性がある

上記のように考えると、手詰まり感が強いですね。
製品としての貴社の品質目標に合致するためには、プリント基板は修正できないという前提を取り払った方がよいのではありませんか？

また、負荷であるスイッチング電源のON/OFF制御であれば、電源電流をON/OFFするスイッチング回路を設けるよりも、スイッチング電源の制御回路をON/OFFするようにしたら、もっとずっとスマートな回路ができそうです。

回り道に感じると思いますが、ご質問の回路の目的を本質を追究して、多様な選択肢から最適な解を選択した方がよさそうに感じます。