アナログ回路の設計

質問

筋電計測のための回路設計

現在、筋電を計測するための回路を設計しているのですが、

(1)計装用アンプ（ゲイン10倍）⇒５次LPF（ゲイン100倍）＋ボルテージフォロワ（レベルシフト）といった概形なのですが、計測上のほかに必要な回路はありますか？

(2)LPFのカットオフは2KHｚでサンプリング周波数10KHｚほどのAD変換をしたいのですが、ナイキスト周波数の5KHｚ付近での減衰率がどの程度あればよいかは、どのように計算すればよいでしょうか？

(3)筋電信号は回路上での位相の変化を気をつけなければならないでしょうか？

よろしくお願いします。

回答No.2

anachrockt

（2）フィルタの次数は，カットオフ周波数が2kHzのときに，ナイキスト周波数5kHzでの減衰が1/2LSB以下になるように設定することから決まります．
ノイズの多い環境で5次では，エイリアスで何を見ているのかわからなくなる可能性があります．

（3）波形も問題にしたいんなら，AD変換後にデジタル処理で等化したらどうでしょうか？
ベッセル特性だと，ナイキスト周波数での減衰を1/2LSB以下にするのにはものすごく高次になるんではないかな？
TIのボニーおばちゃんは「ΔΣ型A-Dコンバータ」を推奨しています．
http://www.ednjapan.com/issue/2008/10/u0o686000000s1xp.html
最近は高速のΔΣ型が出ていますから，検討してみたらどうでしょう？

回答No.1

anachrockt

(1)入力の保護回路と使用アンプの帯域外ノイズを阻止する簡単なRCフィルタでしょう．
アンプは帯域外ノイズが入ると，内部のダイオードで整流され直流オフセットが増加します．

(2)LPFの次数Nは，AD変換器のビット数nに対し，
N ≧ 0.76(n+1)
以上にします．

(3)筋電信号のエネルギーだけを問題にするのなら位相を考慮する必要はありませんが，波形を問題にするときは位相を気にする必要があります．

お礼

ご回答ありがとうございます。

（2）お示しの式から10ビットを超えるのAD変換器ですと、9次以上の次数が必要になることになりますが、5次では全く不足ということなのでしょうか？

（3）波形も問題にしたいので、位相を考慮しようと思います。その場合、ベッセルに変更する（現在はバターワース）以外にどのような対策をすれば、群遅延を一定にできるのでしょうか？

よろしくお願いします。