電源回路についての質問です。

質問

電源回路についての質問です。

はじめまして
ご指導を宜しく御願いします。

アップされた回路を元にご説明します。
電源　220V　50Hzの信号をデバイスに供給します。
その電源に制御信号1KHzが重畳されています。
この場合の回路設計の考え方について御願いします。

電源部側への1KHzの漏れこみ（電源側のインピーダンスの影響）をカットするためにLPFなどの回路を搭載したいと考えております。

■制御信号の周波数が低いため、非現実的なL(インダクタンス）にならないようどうのように考えれば宜しいのでしょうか？具体的に数段のLとCでのLPFで宜しいのでしょうか？尚、5セク（L C）のチェビシェフで計算してみました。

■また、この制御信号は矩形波になりますが、現実に
減衰量（アイソレーション）はどの程度取る必要がありますか？（受け側の回路による？）

■LPFを形成する場合に電源のインピーダンスはどのように考えますのでしょうか？従来RFの信号などは、50Ωで組んでおりましたが、電源のインピーダンスは
低いと思いますので考え方等を教えてください。

以上　初歩的な質問で申し訳ありませんが宜しく御願い致します。

回答No.2

P0O9I · ベストアンサー

50Hzと1KHzは20倍の比、信号レベルも何Vか書いていませんが5Vとしたら220Vとの差は44倍、双方ともかなり大きいので、そんなに大きな減衰量は必要ないでしょう。厳密な計算をする必要もないのでは？
カットオフ周波数は相乗平均である220Hz位でよいです。
インピーダンスは低いと考えて良いですが、０Ωでは計算できないので50Ωでも大差はないでしょう。
電源側にC、シリーズにL１段で十分だと思いますが。

Lの心配をしているようですが、交流220Vに入る400μFのコンデンサの方がよっぽど非現実的です。
せいぜい10μF程度のコンデンサを元に計算した方が現実的でしょう。

それよりか、市販の電源フィルタを購入し、信号側コンデンサを外したりした方が一番早いかも知れません。

お礼

やはり　3セク（C+L+C)で計算しましたが、
カットオフ　500Hzでの50Ωで計算しました。
FSF＝2π＊500＝3141.6
R'=R*Z=50
L'=(2H*50)/3141.6=31.8mH
C'=C/(3141.6*50)=6.36uF
減衰量　24dB at 1 KHzになりました。
当然、電源インピーダンスを変えれば、値もかわりますが、矢張りインダクタが非現実的になってしまいます。
また、他の計算で行っても、Lの値は大きくなります。

一般にこの様な回路はどう考えるのでしょうか？

補足

P0091さんご丁寧な回答有難うございます。
追記させてください。一点　考え方、計算方法が知りたい事が目的です。
最終的には製作、評価をしますが。
周波数比帯域は20倍、電圧比44倍で考えております。アイソレーションは20dB程度（もう少し悪くても良いかもしれません。）を
考えております。カットオッフは220Hzでしたら、3dBオクターブで考えて10dB(at 1KHz)の減衰って事でしょうか？
また、計算上　電源インピーダンスで減衰量が大きく変わると思いますが、50Ωでの計算と1Ωでの計算で大きく異なります。
電源側に、C一段で考えますと、仮に10uFのコンデンサを使用しますと20dB減衰させるのに100ｍHのコイル、1Ωのインピーダンスで考えますと
2mH程度のコイルと非現実的になってしまいますが。
※尚、220V 50Hzの信号側への負荷も考えなければいけませんね。信号側（1KHz)へHPFを考えてみます。
すいません。お手数をお掛けしまして。

回答No.1

misawajp

信号への電源周波数の影響ではなく
電源への信号の影響を低減ですね

信号を分離した後に絶縁トランスを入れることでしょう