ベストアンサー CMOSインバータの構造について 2014/01/31 19:29 CMOSインバータの回路図は電源、pMOS、nMOSで構成されていますが、CMOSインバータの断面図を見た時、両脇にあるn+,p+の部分があります。この部分は回路図上には載っていないのですが、この部分が何のためにあるのかがわかりません。ぜひ、お力を貸していただけないでしょうか。 画像を拡大する みんなの回答 (2) 専門家の回答 質問者が選んだベストアンサー ベストアンサー xpopo ベストアンサー率77% (295/379) 2014/02/01 11:33 回答No.2 P-chのN+はPchFETのバックゲートの電位をソースと同電位のVDDの配線に接続するためのものです。 同様にN-chのP+はNchFETのバックゲートの電位をソースと同電位のGNDの配線に接続するためのものです。 添付した回路図でそれぞれのFETのシンボルのゲートの反対側の矢印の部分がバックゲートに相当します。 画像を拡大する 質問者 お礼 2014/02/01 12:10 バックゲートが省略されてないCMOSインバータの回路図で言うところのゲートの反対側についている矢印(バックゲート)が今回質問していた部分に相当する訳なんですね。わかりやすい解説、そして画像まで添付してくださって本当にありがとうございました。 通報する ありがとう 0 広告を見て他の回答を表示する(1) その他の回答 (1) rabbit_cat ベストアンサー率40% (829/2062) 2014/01/31 20:07 回答No.1 ウェルに給電するためです。 質問者 お礼 2014/02/01 12:16 簡潔に答えていただき、ありがとうございました。 通報する ありがとう 0 カテゴリ 学問・教育応用科学(農工医)電気・電子工学 関連するQ&A CMOSインバータの増幅器としての価値 PMOSのソースに供給電圧、NMOSのソースと基板端子が接地された基本的なCMOSインバータ論理回路を考えたとき、「小信号増幅器としても有用である。」という説が参考書に記載されていたのですが、この理由が知りたいです。また、「交流電圧の利得が大きい」ということも書いてあったのですが、これもなぜなのかわかりません。教えてください。 CMOS回路について CMOSトランジスタ回路についての質問なのですが、 いつもNMOSがプルダウン側、PMOSがプルアップ側にきているのはなぜでしょうか? 別に逆にしたって論理回路は構成できると思うのですが。 どなたかご教授願います。 CMOSについて CMOSについて勉強しているのですが1つお聞きしたいと思います。 nMOSと2つのpMOSを直列に接続してnとpの間を出力として、シミュレーションをかけたところ、電源電圧が直接出力されてしまうことがあります。mosがある限り、電圧降下が起こり、決して電源電圧の値がそのまま出力されることはあるのでしょうか?よろしくお願いします。 日本史の転換点?:赤穂浪士、池田屋事件、禁門の変に見る武士の忠義と正義 OKWAVE コラム CMOS XOR回路の実現 pMOS nMOSを組み合わせたCMOSゲートで XOR回路を作成するという課題でつまづいています。 AND,OR,NOTゲート等を組み合わせるのではなく、 単一のCMOSゲートとして構成するというものです。 NANDゲート,NORゲートの組み方などは各所で紹介されているのですが、 XORゲートの組み方がわかりません。 ご教授お願いします。 FETのレイルツーレイル出力オペアンプの出力段について FETでレイルツーレイル出力のオペアンプを組みたいのですが、 単純なカレントミラー負荷の差動アンプのあとに、レイルツーレイル出力用の出力段を作ろうと思います。 出力段として、 ・普通のCMOSインバータ(上側がPMOS,下側がNMOS)の構成 ・バイポーラの回路でよく見るプッシュプル回路のような、上側にNMOS,下側にPMOSという構成 の2つを考えたのですが、どちらがいいのでしょうか。この2つの違いとか得失とかがあったら教えていただけませんか。 (インバータにすると出力が反転してしまいますが、差動アンプにつなぐ線を逆側にしとけば問題ないですよね。) 高いゲインと、ある程度低い出力インピーダンスがとれれば、入出力特性が多少歪んでいてもかまわないのですが。 cmosインバータに関して 下の画像にあるcmosの動作を教えてください。 cmosインバータは入力に0を入れるとp-mosが動いてVDDの1を出力し、1を入力するとn-mosが動作してVCCの0を出力する。1→0、0→1と反転することからインバータの役割を果たす回路と理解しています。ここで間違っていたら指導お願いします。 私が分からなくなったのは、電源電圧を5Vに設定した時の話です。電源電圧を5Vにすると言うことは、VDDが5VでVCCが0Vと考えて良いのでしょうか? また、入力の前にある信号原の意味もよくわかりません。もし入力に5V入ったらどちらのmosが動いて出力は何Vになるのでしょうか?同じく、4V,3V2V1V0Vと入力に加えた時にどのように動くのでしょうか?? まだ初心者で質問ばかりになってしまいましたが、どなたか回答よろしくお願いします。 CMOSのNOT回路 CMOSのNOT回路の動作がどうしても納得いきません。 ゲートが1(5Vなど)になるとゲートにホールが集まり、nMOSのゲートと接合されているn層?の電子がホールに引き寄せられて、電子がゲート付近に集まり、ソースからドレインに電子が流れることができるため、nMOSが動作し、結果としてOUTPUTが0になるということは理解できるのですが、ゲートが0になるとなぜpMOSが動作するのでしょうか? 0というのは別にゲートに電子が集まっているわけではないと思うのですが.. ゲートが-1(-5V)でpMOSが動作するなら納得するのですが。 私がよく理解しておらず、上記の文に間違いがあるかもしれませんが、ともかく教えて下さい。 CMOS IC 電子回路 教えてください^^ 私は工業高校の2年です。いま電子回路の授業で、CMOSのところをやっています。で、教科書を見ていて疑問に思ったところがあり、先生に聞いたんですが、先生もわからずほかの先生もわからないということでした。HPでも調べたんですが見つかりませんでした。 その内容は・・・文で説明するとわかりにくいんですが、図がないんで・・・ 教科書の絵にCMOSの断面図が載っているんですが(実教出版・電子回路)によると、左から 〔n・p・p・n・n・p〕の順番に山になっていて、左からの3つ〔n・p・p〕がpチャネルMOSFETで、次の3つ〔n・n・p〕がnチャネルMOSFETになっています。そして、端子は左からのn・pで、S(ソース) p・pで、G(ゲート) 真ん中の2つp・nで、D(ドレーン) n・pで、S(ソース) となっているんですが、ここで本題です。 なぜ、各S(ソース)に n・p がくっついて入っているんでしょうか? S(ソース)の部分にn・pが一緒につながっている理由がわかりません。このわかりにくい説明ですが、もしわかれば回答の方よろしくお願いします。 (一応図を^^) S G---- S | |D| | n p p n n p pチャネル nチャネル MOSFET MOSFET MOSFETの記号について ネットで検索してもうまくひっかからなくて困っています。添付した画像のMOSFETの記号を使えばp型シリコン基板上でnウェル領域のあるCMOSインバータの回路図を書くことができると思いますが、n型シリコン基板上でpウェル領域のあるCMOSインバータの回路図を書きたいときには、基板やウェルの種類が変わることによって添付したMOSFETの記号も変わるのでしょうか。ぜひ、お力を貸していただけないでしょうか。 CMOSインバータ(4069)の出力電圧と増幅について 先日、CMOSインバータ(4069)を用いた回路について学びましたが、そこで分からない点がでてきましたので質問させていただきます。 CMOSインバータの出力電圧は何Vになるのですか? CMOSインバータの構造はNPN型とPNP型のトランジスタを 入力端子に対して並列につないで構成され、またトランジスタの電圧降下が約0.7Vなので、出力電圧は入力電圧-0.7Vということになるのでしょうか? また、CMOSインバータを並列に並べると電圧が増幅できるそうなのですが、例えばインバータを4つ並列に並べた 時には出力電圧は4倍になるのでしょうか?並列接続では 各素子に等電圧がかかるのでそうなるような気がするのですが、信号が4つに分かれる時に信号の減退等は考慮する必要はないのでしょうか? 以上、宜しければご回答お願いいたします。 CMOSゲートはなぜ負論理(NAND、NOR)? 大学でCMOSについて勉強をしました。 ここでひとつ疑問を持ちました。 なぜCMOSゲートはAND、ORではなくNAND、NORを使うのでしょうか? 人間の感覚から言って、AND,ORを使用したほうが自然だと思います。 NANDとNORだけで全ての論理が記述可能だそうですが、きっと実際はNOTも使うでしょう。 またゲートを構成する際に必要な面積は、ANDでもORでも NMOS2個、PMOS2個で変わらないと思います。 わざわざドモルガンの法則で論理式を変換するのが面倒です。 お解りになられる方がいらっしゃいましたら力を貸してください。 お願いします。 CMOS? インバータ回路について N-ch MOS-FET とP-ch MOS-FET を使ったC-MOS インバータ回路をLTSpice 上に描いてみたんです。 イメージとしてはゲートの電圧をオンオフしたらR3とR1 を交互に通電できると思ったんです。ところがシュミレーション結果はA 点で6Vと分圧状態になってます。 ゲートに電圧を印加したらP-ch には流れずN-ch に流れてR3のみ通電。 ゲートを接地したらPch に流れてN-ch に流れずR1のみ通電。 こうなると思うんですが・・・。 遅延回路 教えて pmosを1個nmosを2個、not回路IC、コンデンサCを1個を用いて NORからの入力によって、遅延される回路の構成を教えてください。 一度作れたのですけどわからなくなってしまって...よろしくお願いします。 2入力CMOS NAND回路について 現在、半導体の回路を学んでいるものです。 CMOSの2入力NAND回路についてわからないことがあるので教えて下さい。 2つのNMOSの共通のノード(電源・出力ではないノード)の電位はどのように決まるのでしょうか? 例えば、2入力ともHレベルの場合はLレベルが出力されますが、その際の NMOSの共通のノードの電位は0になると思っているのですが、逆に、2入力が 両方ともLレベルの場合には出力はHになりますが、この時のNMOSの共通の ノードの電位はどうなるのでしょうか? トランジスタには漏れ電流というものがあると教わったのですが、 その電流の影響等によっても変わってくるものなのでしょうか? 基本的なことかもしれませんが、教えていただけたら非常にありがたいです。 理想CMOSインバータのしきい値について 少し疑問に思ったことなのですが、理想的なCMOSインバータは電源電圧をVdd、しきい電圧:Vthとしますと、 Vth=Vdd/2 上式のような値をしきい電圧がとるのが理想的だと調べて知ったのですが、ネットで探しても探しても「理想的です。」と書かれているだけで、具体的にどういう理由でVdd/2が理想的なのかが分かりません。 極端にしきい電圧が低かったり高かったりするのは想像して都合が悪いのはわかりますが、電源電圧の1/2付近の値が理想的でなくて、ぴったり1/2が理想的になる理由が思いつきません。 ぜひ、お力を貸していただけないでしょうか。 電流形、電圧形インバータについて こんにちは、 1. 下記HP図2、3の電圧 電流形インバータ 主回路'の説明は簡単で解りやすいですが、「直流電流を順次切替えて」と表現されておりますが、この意味は、インバータ部で、半導体SWをON/OFFするということでしょか? 2. 下記HP図2の電流形インバータは、サイリスタが使用されておりますが、現在でもサイリスタが使用されているのでしょうか? 3. 電流形インバータは、図2の回路で、そのまま回生エネルギーを電源側に戻すことが可能。電圧形インバータは、図3の回路(ダイオード)でそのまま回生エネルギーを電源側に戻すことは不可能。回生用コンバータ(PWMコンバータ)を使用すれば、回生エネルギーを電源に戻すことが可能。でよろしでしょうか? http://motor-inverter.meidensha.co.jp/technology/information/pdf/HG-001_-0911.pdf#search='電圧 電流形インバータ 主回路' 4.インバータで、高周波化することは、波形の改善になるのでしょうか? CMOSトランジスタの入力許容範囲について教えてください。 CMOSトランジスタの入力許容範囲について教えてください。 CMOSアナログ回路入門という本のP198にある説明で 差動入力回路の入力範囲について説明した文ですが、私自身の考えと 違うと思うので投稿させてもらいました。 図(b)のnチャンネルMOSの下側の入力許容範囲は納得できますが、 上側のVtp-Vtn+Δov3のVDD側からの範囲が疑問があります。 まずVDDからM1の入力ゲートまでの部分は M3トランジスタのVtp+Δov3の分を引く 理由は今回ドレインがM3のゲートとつながっており、ドレイン電位はM3のゲート電位と同電位 になり本来ドレインーソース電圧Δovでよかったのに、そのせいでVtp+Δovとなったからとかんがえております。 そうするとそこからnmosのM1のΔov1を引けば下側のVt+Δov1+Δov5の入力電位と 等しくなるので 図bの上側の正しい許容範囲はVtp+Δov3-Δov1だとおもいます。 すいません。長々と説明が続いてしまいまして、 なぜ図bの計算式になるのかが知りたいのです。 どなたか詳しくおしえてくださらないでしょうか?よろしくお願いします。 インバータ回路についておしえてください 電気基礎の問題について教えて下さい みなさん教えて下さい。 いま電気基礎の勉強をしていて、インバータ回路の計算で分からない問題があります。 みなさん解き方をおしえて貰えないでしょうか。 宜しく御願いします。 <問題> 添付図は他励式インバータ回路で、外部直流電源より直流リアクトルLを介してインバータに接続され インバータにより直流を交流に電力変換する回路。 指定の回路乗数において、インバータ制御角15°のときと30°のときの場合について、直流電流I(A) と変換電力P(kW)を計算せよ。 (条件) 1.サイリスタ素子の順方向電圧降下Eaと回路各部の抵抗分は無視する 2.Ea=0、R=0で求めること 3.変換電力(kW)とは交流電源へ送出する有効電力のことであり、サイリスタ素子の順方向電圧降下と 回路各部の抵抗分を無視すれば、直流分の電力P=EIに等しい 4.インバータの制御角の制御により、直流電流・変換電力がどのようになるかの計算例である。 E1:外部直流電源の電圧、600(V) E:変圧器直流巻線の電圧260(V) X:変圧器の1相分の里空くタンス0.05(Ω) Ea:サイリスタ素子1個の電圧降下 P:変換電力 インバータ制御について こんにちは、 次の2点を教えて下さい。 1、 P1/3の説明で、電流形インバータの説明で、「三相交流電源をサイリスタ整流器(CR)で可変直流電圧に変え、直流リアクトル(DCL)によって平滑された直流電流を、インバータ部で、半導体スイッチを順次切換えて、可変電圧・可変周波数を出力する。」と記載がありますが、「可変直流電圧→可変直流電流」、「可変電圧→可変電流」が正しいのではないでしょうか? 2、P2/3の図4の電源回生方式で、電源の次にインダクタンスが有りますが、不要ではないでしょうか? http://motor-inverter.meidensha.co.jp/technology/information/pdf/HG-001_-0911.pdf#search='電圧 電流形インバータ 主回路' CMOSクリアについて 先日、電源を入れてもディスプレイに何も表示されなくなり、CMOSクリアを試しました。 ですが、実行前と全く変わりません。 CMOSクリアはどれくらいやらなければいけないのでしょうか? 使用マザーは、MSI 915P Neo-Platinumです。 その他構成を書いた方が良い場合は言って下さい。 よろしくお願いします。 注目のQ&A 「You」や「I」が入った曲といえば? Part2 今も頑なにEメールだけを使ってる人の理由 日本が世界に誇れるものは富士山だけ? 自分がゴミすぎる時の対処法 妻の浮気に対して アプローチしすぎ? 大事な物を忘れてしまう 円満に退職したい。強行突破しかないでしょうか? タイヤ交換 猛威を振るうインフルエンザ カテゴリ 学問・教育 応用科学(農工医) 電気・電子工学情報工学建築・土木・環境工学農学医学・歯学・看護学・保健学薬学AI・機械学習その他(応用科学) カテゴリ一覧を見る あなたにピッタリな商品が見つかる! OKWAVE セレクト コスメ化粧品 化粧水・クレンジングなど 健康食品・サプリ コンブチャなど バス用品 入浴剤・アミノ酸シャンプーなど スマホアプリ マッチングアプリなど ヘアケア 白髪染めヘアカラーなど インターネット回線 プロバイダ、光回線など
お礼
バックゲートが省略されてないCMOSインバータの回路図で言うところのゲートの反対側についている矢印(バックゲート)が今回質問していた部分に相当する訳なんですね。わかりやすい解説、そして画像まで添付してくださって本当にありがとうございました。