CMOSについて

質問

CMOSについて勉強しているのですが１つお聞きしたいと思います。
ｎMOSと２つのｐMOSを直列に接続してｎとｐの間を出力として、シミュレーションをかけたところ、電源電圧が直接出力されてしまうことがあります。mosがある限り、電圧降下が起こり、決して電源電圧の値がそのまま出力されることはあるのでしょうか？よろしくお願いします。

回答No.1

saru_1234 · ベストアンサー

電流が流れれば抵抗成分により電圧降下が発生します、
負荷電流が多ければ電圧降下も大きくなります。

理論では負荷が無限大なら電源電圧の数字がそのまま表れます。

現実の世界では信号伝達の為に負荷が繋がっていたり、
測定の為に計測器を繋ぐことにより電流は完全なゼロにならない為、
理想的な(というより現実の細かい点を表現しきれていない)シミュレーションとは
結果が異なる場合はよくあります。
ただ、それとて微量の数マイクロ、ナノアンペアだったりするので、
発生する電圧降下はごくわずかです。

シミュレーションでは表現しきれない事象を、擬似回路を負荷することで
現実に近づけることは、ママあります。
配線間の浮遊容量を加味させる為にコンデンサをつけるとか。

お礼

ご解答ありがとうございました。

シミュレーションpspiceを使っているのですが、今は寄生容量はmosのものしか考慮していません。また回路に抵抗などを挿入すると出力にはnV出力されたりします。しかし抵抗を入れていないと出力には電源電圧がそのまま出力されます。　わかりづらい文で申し訳ありません。

回答No.2

rabbit_cat

＞ｎMOSと２つのｐMOSを直列に接続して
VDD - pmos - nmos - GND のことですか？（単純なインバータ）

シミュレーションで使っているトランジタモデルがリーク電流を考慮していないのでしょう。
もし、リーク電流が全く流れないとすると、回路に電流が全く流れませんので、当然、電圧降下は０になります。

実際の回路では、リーク電流がわずかに流れますし、出力ノードの負荷容量を完全に充電するには無限の時間がかかりますので、出力ノードが電源電圧に完全に等しくなることはありません。

お礼

ご回答ありがとうございます。
　VDD-p-p-nmos-GNDで構成された回路ですが、リーク電流が考慮されていないのかもしれません。その辺を一度調べてみたいと思います。
ありがとうございました。