CMOSトランジスタの入力許容範囲について教えてください。

質問

CMOSトランジスタの入力許容範囲について教えてください。
CMOSアナログ回路入門という本のP198にある説明で

差動入力回路の入力範囲について説明した文ですが、私自身の考えと
違うと思うので投稿させてもらいました。

図(b)のnチャンネルMOSの下側の入力許容範囲は納得できますが、
上側のVtp-Vtn+Δov3のVDD側からの範囲が疑問があります。

まずVDDからM1の入力ゲートまでの部分は
M3トランジスタのVtp+Δov3の分を引く
理由は今回ドレインがM3のゲートとつながっており、ドレイン電位はM3のゲート電位と同電位
になり本来ドレインーソース電圧Δovでよかったのに、そのせいでVtp+Δovとなったからとかんがえております。
そうするとそこからnmosのM1のΔov1を引けば下側のVt+Δov1＋Δov5の入力電位と
等しくなるので

図bの上側の正しい許容範囲はVtp+Δov3-Δov1だとおもいます。

すいません。長々と説明が続いてしまいまして、
なぜ図bの計算式になるのかが知りたいのです。
どなたか詳しくおしえてくださらないでしょうか?よろしくお願いします。

回答No.1

KEN_2 · ベストアンサー

図を拡大して読み取るのに努力しましたが、残念ながら読解不可能でした。
下記の参考書と思いますが、
>略記：「谷口CMOS」
>LSI設計のためのCMOSアナログ回路入門 (半導体シリーズ）
>谷口 研二、CQ出版

>上側のVtp-Vtn+Δov3のVDD側からの範囲が疑問があります。

>図bの上側の正しい許容範囲はVtp+Δov3-Δov1だとおもいます。

下記の紹介している参考書と解説サイトなどで理解できると思います。
サイト内の解説を読んで、再度質問ください。

略記：「OPアンプ実務設計」
CMOS OPアンプ回路実務設計の基礎―これからアナログIC設計を学ぶ人のための (半導体シリーズ）
吉澤 浩和、CQ出版

「オーバードライブ電圧と入出力範囲」
http://homepage.mac.com/mosfet/cmos/io_range.html

回答No.2

noname#115788

>CMOSアナログ回路入門という本のP198にある説明で

本の記述が間違えているか、誤植ですね。
正誤表には載っていませんが。
http://www.cqpub.co.jp/hanbai/books/30/30371/30371.htm

入力がコモンモードなので、Ｍ１、Ｍ２の入力トランジスタのゲート電圧は同相です
その場合には、Ｍ１、Ｍ２のドレイン電流は、ゲートの電圧に依存せずに一定となるように動作します。
従ってＭ１のゲート、ソース間の電圧ＶGS(Vt1+Δov1)は固定になり、Ｍ１のソース電圧が何ボルトになるのかを考えればよいのです。

本の記述方法に従って、Ｍ１の設定電流でのソース、ドレインの最小飽和電圧をＶdsat1とすると、
Ｍ１のソースの電圧の最大値は
ＶDD + ＶGS3 - Ｖdsat1 となり（ＶGS3の符号は負です）
従って、Ｍ１のゲートの最大電圧はＶDDを基準とすると
-(ＶGS3 - Ｖdsat1 + ＶGS1 )
となります。

Ｍ１とＭ３のオーバードライブ電圧を同じ（回路の設計概念上は何の根拠もないが）とすれば
|ＶTp| - ＶTn + Ｖdsat1
となります。ＡＮ１の回答にあるサイトの方が正解に近いですね。

>なぜ図bの計算式になるのかが知りたいのです。

そういうことで、図ｂの計算式が間違っているのです。

本の内容は、ＶGSをＶTとΔOVに分けて記述していますが、回路の『動作解析』ではドレイン電流は結局ＶGSで決まるので分けて考える理由がありません。ＶTとΔOVは、回路の『特性解析』に必要なパラメーターです。