2入力CMOS NAND回路について

質問

現在、半導体の回路を学んでいるものです。
CMOSの2入力NAND回路についてわからないことがあるので教えて下さい。

2つのNMOSの共通のノード(電源・出力ではないノード)の電位はどのように決まるのでしょうか？
例えば、2入力ともHレベルの場合はLレベルが出力されますが、その際の
NMOSの共通のノードの電位は0になると思っているのですが、逆に、2入力が
両方ともLレベルの場合には出力はHになりますが、この時のNMOSの共通の
ノードの電位はどうなるのでしょうか？
トランジスタには漏れ電流というものがあると教わったのですが、
その電流の影響等によっても変わってくるものなのでしょうか？

基本的なことかもしれませんが、教えていただけたら非常にありがたいです。

回答No.2

xpopo

今晩は。

＞2入力が
＞両方ともLレベルの場合には出力はHになりますが、この時のNMOSの共通の
＞ノードの電位はどうなるのでしょうか？
＞トランジスタには漏れ電流というものがあると教わったのですが、
＞その電流の影響等によっても変わってくるものなのでしょうか？

回答＞＞

　この場合は２つのNMOSはOff状態にあります。したがって上側のNMOSのリーク電流と下側のNMOSのリーク電流（漏れ電流）のバランスで電位は決まってきます。IC内部ではリーク電流の値は素子毎にバラツキがありますので当然その電位にもバラツキがあります。

回答No.1

angkor_h

CMOSと言う事ではなく、NAND回路の基本はご存知ですか?
レベルがHとかLとかはたぶん電圧が高い/低いの話しだと思うのですが、
回路に定義されたロジック１又は0のどちらを示すかはそのときの決め事であって、
ロジックレベルとハードレベルは直接関係はありません。
過去に於けるTTLはゼロアクティブで動作していました。
つまり、電圧が低い=ロジック"1"で、論理回路もこれに従っていました。

文頭の「CMOS」と文中の「NMOS」との関係は?　「共通のノードの電位」とは？
文中にある「ノード」とは、何を指しているのですか?
「(電源・出力ではないノード)」ならば、何を言うのでしょうか。
「これこれをノードと言う」と、明示すべきでしょう。

独自の言葉による独自の解釈に対して、第三者はお答えしようが無いと思いますが…