VHDLまたはverilog

質問

質問場所、ここなのか分かりませんが
よろしくお願いします。

FPGAを最近使おうとしているのですが、
VHDLとverilogどちらから始めるかで
悩んでいます。verilogの方が簡単とは
いいますけど。。。
世の中の流れとしてはどのような割合で
普及されているのでしょうか？

使用目的はごく趣味的なもので、研究でも
使えたらいいかなと思っている程度です。
（すなわち業務で設計をする立場では
ありません。）最初は例えば、Spartan-3E
でも買って始めようと思っています。
よろしくお願いします。

回答No.2

noname#259682 · ベストアンサー

991108さん、こんにちは。私は時々、HDLで仕事をしています。VHDLとverilogの選択。確かに、悩ましい問題ですね。セミナーや書物によると、半々と報じられているようです。目的にもよると思いますが、手元にある参考書や、周りの人に合わせるのも選択の大きな理由かとも、思います。ある程度、進んだ段階で見直しても良いのかもしれません。英語と日本語ほどの開きはありませんから、両刀使いも可能かと思います。学習のために、Spartan-3Eのスターターキットは、良い選択だと思います。因みに、デザインウェーブマガジン(CQ出版)の4月号からSpartan-3Eのスターターキットを使った連載記事が始まったようです。言語は、verilogのようです。

お礼

デザインウェーブの情報、ありがとうございます。
そうですか、まずはverilogから始めてみます。
Spartan-3Eは２万円程度らしいので、
趣味でやるにはちょうど良さそうですよね。
回答ありがとうございます。

回答No.1

rabbit_cat

少なくとも、日本では、verilogのほうが主流だと思いますよ。
（世界でもおそらく、verilogのほうが使われている割合は多いと思います。）

言語仕様としては、VHDLのほうがかっちりしていることもあって、大学などではVHDLを使用しているところもそれなりにありますが、特に企業で業務で設計する場合には、基本的にはverilog一色だと思います。

お礼

そうなんですか、見た感じ、
verilogの方がとっつき易そうですよ
ね。回答ありがとうございます。