ファンアウト数と出力電圧

質問

あるゲートについて、接続されているゲート数によって出力電圧が変化する原因は、出力がＨｉｇｈ、Ｌｏｗによって違ってくるということですが、どういうことでしょうか？

回答No.1

tnt · ベストアンサー

ゲートの種類によって非常に違うのですが、
おおまかな一般論としては

highでは電流が流れ出し
LOWでは電流を吸い込みます

highの方は、電源－出力間のトランジスタがonになり
ファンアウトが大きい時にトランジスタを壊さないように更に電流制限抵抗が加わります。

一方、LOW側では出力－アース間のトランジスタが
onになります。
もともとトランジスタにはベースエミッタ間の電圧が
ありますが、これによってファンアウトゼロでも
出力電圧はゼロにはなりません。
（トランジスタの入力電圧がVbeだけ高いため）
しかし、そこから先は電流を吸い込むだけですから
トランジスタの動抵抗の分しか電圧は上がりません。

一方high側はトランジスタを電源電圧まで
引っ張れます。
しかしこのトランジスタをバイアスしている電流は
出力側に流れるので
出力側のファンアウトでIbeまでが代わってしまいます。
よって、動抵抗（＋保護抵抗）分以上に
電圧変動（低下）が生じます

回答No.2

ytrewq

TTLは、電源電圧が5Vでも閾値の電圧はその半分の2.5Vではなく、Hが2.0V以上、Lが0.8V以下となっていました。このため、HとLで条件が異なってきます。これは素子にトランジスタを使っているからで、（TTLの名称の由来）No1さんの解説のようなことになります。

CMOSの場合は閾値が電源電圧の半分になるので、HとLの条件は同じになります。ただし、CMOSの回路でもインターフェース用にTTLレベルに対応した素子もあります。

CMOSのファンアウトについては低速の場合、あまり気にしなくて良いのですが、高速になると、入力の静電容量が問題になってきます。　ゲート入力素子にはわずかですが、コンデンサの効果がありますので、論理レベルを反転するとき、このコンデンサを充電または放電させなければなりません。ファンアウトが小さい（出力電流が少ない）とこの充放電に時間がかかることになり、これが遅延になります。