時定数をどのように考えればよいですか？

質問

前提条件：ここではモータの最高回転数３０００ｒｐｍ（＝５０ｒｐｓ）、
エンコーダパルス数１０００Ｐ／Ｒ（1回転１０００パルス）の条件で設計します。　
このモータの最高回転時のパルス周波数は5０ｒｐｓ×１０００Ｐ／Ｒ＝５０ＫＨｚになります。

これを前提に、
下記URLのF/V変換回路を使用しようと考えています。
http://www.geocities.co.jp/Technopolis/5348/00-10fv.html

ここから質問です。
F/V変換回路のUp,down端子にhttp://www2.denshi.numazu-ct.ac.jp/mirs/m3db/kaihatu/document/team/mirs95/data/seika05/tyousa/enco.html
に接続を考えています。

Notゲート後のC出力を出すためのVcc近くのCRの時定数をどのように計算したら
良いかがわかりません。

僕が思いつくのは、1周期分をT=1/Fで割り出し、その1周期分の1/4程度の時定数にするのでしょうか。(タイミングチャートの見ため的に1/4程度なのであまり根拠のない数字です。)

この考え方があっているのか否かさえ、自信がありません。

考え方、途中計算含めて、ご教示願えれば幸いです。

回答No.1

P0O9I · ベストアンサー

周期の1/4では長すぎます。1/4周期後はB相入力の変化する時間と同じタイミングになります。
そのCRによるパルス幅は、C,Dの入力インバータのスレッシュホールドレベルで決まり、正確ではありません。下手をしたら、B相変化の後にもまだパルス信号が出ているる可能性があります。
マージンを考えたら、その半分以上短い 1/10～1/20 程度がお勧めです。
C,Dにはヒステリシスのあるシュミットトリガ入力IC（74HC14等）を使わなければならないことはお解りでしょうね。

本来ならデジタル回路にアナログ回路を挟む、このような回路はお勧めできません。ロジック設計ができるのなら、PLD等を使った全デジタル回路の方がパルス幅等も安定して取り出すことができます。

お礼

そうですね。確かに確かに時定数を使った回路は、
不確かですね。
C、Dには、確かにシュミットトリガー入力でないと
厳しいですね。
ありがとうございました。

FPGAの使用経験が無いので、アナログチックな回路を
考えていましたが、確かに上記指摘はその通りですね。

う～ん、難しいですね。
普通の回路で組む為の他にアドバイスがあれば、ご教示
いただきたく思います。