PLLの設計に詳しい方

質問

ループフィルタの設計の仕方教えていただけないでしょうか。
設計しようとしている仕様は

・オンセミコンダクターのIC「MC14046B」を使用。
http://www.onsemi.jp/pub_link/Collateral/MC14046B-D.PDF
・ロックする範囲が900kHzから上限周波数の1.9MHz程度まで

を考えているのですが、よろしくお願いします。

回答No.1

rabbit_cat

とりあえず、そのＰＤＦの３ページ目に、典型的なLow-passフィルタのトポロジと、そのときのＰＬＬループの伝達関数が載ってるんで、適当に、いろいろそれに値を入れてみて、ロック時間と、ループ帯域なんかを見て、決めればいいですけど。

アナデバのサイトに落ちているADIsimPLLで、ちょっといろいろいじるなんてのもありです。
http://forms.analog.com/form_pages/rfcomms/adisimpll.asp

お礼

解答いただきありがとうございます。

データシートに記載ののですが「ラグリードフィルタ」の伝達関数から
計算してみたのですがまったくロックしませんでした。

それだけで定数が求まるのは安直かなと自分でもおもったのですが
やはり専門書をみるともっと難しいテクニックがいるようです。