MOSFETの順方向降下電圧は？

質問

少し大きい電流をON-OFFしようとIR製FET、IRFP2907PｂFを買って、とりあえず動作実験と思いVDSS=10V、RL=10+1Ω、VGS=10V、Rg=50Ω、Rgs=10ｋΩの回路を構成し、入力は普通の押しボタンで実験してみました。1Ωは電流値検出用です。
検出用の1Ωの両端電圧を観察すると本来は約1Vが検出できるはずなのに0.6V位しかありません。念のためRL全体の両端電圧を測ると約6Vでした。VDSSを12V、15Vと変えてみたところ、RL両端電圧はそれぞれ約8V、約11Vで、いずれの場合もFETでの電圧降下が約4Vと観測できました。1Ωの両端も比例しています。
データシートのID特性ではVDSが0.1Vから示されているのに電圧降下が4Vではおかしいと思うのですが。また、IDma=209A、PD=470Wからして4Vも電圧降下があれば定格電流でPD許容値を超えてしまいます。
なぜ、4Vも電圧降下するのか、何か取り違えているのでしょうか？どうすればいいのでしょうか！どなたか、教えてください。

回答No.5

tance · ベストアンサー

回路が解りました。やはりNo.2の方の回答のように負荷がソース
についているのですね。ゲート電圧は最大電源電圧まで与えられ
ますが、FETにとって、入力電圧（ドライブの元）はあくまで
ゲート電圧とソース電圧の差です。別な言い方をすると、ゲート
～ソース間の電圧がドレイン電流を決めます。

もし、この負荷の両端に電源電圧（たとえば10V）が加わると
しましょう。これはFETの内部抵抗が０になっているという
理想的な状態です。このときソース電圧は10Vですから、ゲート
電圧を例えば19VにしたときにFETにとって9Vの入力が与えられた
ことになる訳です。

ゲートドライブの電源とドレイン側の電源を別にして、ドレイン
電源を1Vにしたときなどは、まさに上記の状態になっています。

負荷の一端をGNDしなくて良いのであれば、負荷をドレイン側に
入れれば、問題は解決します。こうすればソース電圧は常に
０Vですので、ゲート電圧＝FETの入力電圧となります。

もやもやは解消しましたでしょうか。

お礼

ありがとうございました。
お陰でよく分かりました。
FET使用に関する資料にモーターの正逆転があり襷がけにFETが4コ使用されている例を見て、負荷はドレイン側でもソース側でも同じだと思ってしまっていました。ドレイン－ゲート間電圧と考えればよいのですね。
お陰さまでもやもやが解決しました。

回答No.6

tance

グラフは書かれているようにTypicalなグラフです。要は、その
データは「だいたいそんなもの」という値であって、その値を
保証するものではありません。素子のばらつきを考慮して、値を
保証しているのが仕様であり、グラフとはその点が違います。
グラフは「傾向を見る」「振る舞いを見る」といったことに
限るべきです。

今回たまたま4.5VではONしにくい素子だったのでしょう。

データシートの Electorical Characteristicsの表にある
VGS(th)の項を見てください。この値はメーカが保証した
値です。どのものも、いつ買ってもこの数値の範囲に入って
います。

FETは一般的にばらつきが大きい素子です。Typicalで設計
すると動かない（壊れる）可能性が大きい素子です。

お礼

ありがとうございました。
別の方の回答にあるように回路構成上からくる動作の違いのようでした。
データシートのTypicalで使用すると危険とは驚きです。FETはマージンを大きく取れと理解しました。
なお、ゲート抵抗値を変えてみましたが変化ありませんでした。

回答No.4

tance

念のためデータシートを見てみましたが、VGS=4.5Vで十分ドライブ
できるという記述が見つかりませんでした。反対にドレイン電流が
250μAのときの最大ゲート・ソース電圧はVGS=4Vとなっています。

つまり、VGS=4Vあたりでは、OFFと言える限界ということです。

補足

データシートをご覧いただきましたので連絡します。
VGSについては記述ではありません。
データシートFig1.のTypical　Output　CharacterristicsでDrain-Soource　Current　IDとDrain-Source　Voltage　VDSのグラフ上でドライブ電圧VGSが4.5Vから15Vまで示されていますので4.5以上ならOKと判断したのですが・・・・、少なくとも10Vは上位のドライブ電圧に属すると思えのですが、どこかに取り違えがありますか？
もしかしたらゲート抵抗Rgが50Ωでは大きすぎるということかもしれないと考えつつあります。正確なRgの計算方法を教えていただければ幸いです。

回答No.3

tance

言葉でも良いので、各部品の接続を教えてください。もやもやを
解消できると思います。

登場する部品数が少ないので、丹念にどの部品のどこの端子が
他のどの部品のどの端子につながるか、を丹念に説明してもらえれば
理解できます。部品どうしのつなぎ目にノード番号をつけて
Spiceのような表現をしてもらっても解りやすいです。

補足

もやもや解消のため、少し長くなりますが、問題の回路を記述します。
可変直流電源（0～20V、30A)の＋極がドレインに接続、ソースに負荷抵抗10Ω＋1Ωの一端を接続、抵抗のもう一端を－極へ接続です。
ゲート回路は前述の電源＋極から押ボタンスイッチを通って、50Ωの抵抗を経てゲートへ接続、ゲートから10ｋΩを経て電源の－極へ接続しています。
従って、負荷の電源とゲートの電源が同じであり、回路電圧を10Vにするとゲート電圧も10V、同様に15Vばらゲートも15Vになります。なお、このケースでは10V以下の実験はしていません。
ゲート回路を別電源にしたときは回路電圧を1Vまで落としましたがほとんど電圧降下は認められませんでした。
以上でいい答えがありましたらよろしくお願いいたします。

回答No.2

takepon256

もしかしてRLをソース側に接続してませんか？
N型なので、負荷をソース側に接続するとVGSが低くなり、その結果ON抵抗が高くなるはずです。
一度、FETのゲート端子、ソース端子でVGSを測定して見てください。

回路図がなく完全に推測なので、間違っていたら申し訳ありません・・・

補足

ご連絡ありがとうございました。回路図がないと分からないですね。別紙に書いてみました。そして、追試をやってみました。
15Vの別電源でのゲートドライブ回路を追加してやってみたところ、ほぼFETでの電圧降下はなくなりました。ついでに15Vを5V、12Vでも実験してみました。5Vでははじめの状態が繰り返されましたが、12Vでは電圧降下は認められませんでした。
ここで不思議なのは素子のデータシートではmin4.5Vでドライブできることになっていることと合わないことが1点、はじめに行った実験のゲート電圧はVDSSから取ってはいるが最大15Vまで印加されたはずなのに電圧降下が起こったことです。データシートの試験回路の多くがゲート電圧10Vでされている状態とも合わない。
何れにしても12V以上でゲートをドライブすればよいことが分りましたので大電流ON-OFFはこれで行こうと思っています。
しかし、解せないことが解決していないのは依然としてです。
図面を添付しようと思ったのですが出来ませんでした。すみません！

回答No.1

tance

回路がよくわかりません。VDSSとは電源電圧のことですか？
VGSはゲート～ソース間の電圧のことでしょうか。RLは常識的に
解りますが、RgとかRgsは説明が必要です。

本当にゲート～ソース間に10V加わっていればドレイン電流は
もっと流れるはずです。ソースはGNDですよね。

回路を明示していただければ、アドバイスできます。