厚膜によるクラック

質問

ガラス基板に膜を成膜し熱処理をすると、
厚膜の場合クラックが生じ、薄膜だとクラックが生じないのですが、
この理由は何ででしょうか。

回答No.3

inara · ベストアンサー

GaAs基板に 1 μm の酸化Si（SiO2）をプラズマCVD法（基板温度300℃）で成膜したときクラックだらけでしたが、真空蒸着（基板非加熱）ではクラックが入りませんでした（経験談）。

クラックが入る主な要因は

(1) 膜と基板の熱膨張率差
(2) 成膜時の温度
(3) 膜のヤング率
(4) 膜の引っ張り強度
(5) 膜と基板の密着性

です。熱膨張率差が大きいと、成膜時の温度から室温に戻したときの熱応力が大きくなり、クラックが入りやすくなります。正確に言えば、基板の熱膨張率を αs [1/℃]、膜のそれを αf [1/℃] 、成膜温度を Tg[℃]、室温を Ta [℃] とすると、成膜後に室温に戻したときに膜が受ける熱応力 σ [N/m^2] は、基板の厚さが膜よりはるかに大きい場合、

σ = E*(αs -αf)*(Tg - Ta)

で表されます。ただし、E は膜のヤング率 [ Pa = N/m^2 ]、σ の符号は、膜が圧縮応力を受けるときを正とします。膜のヤング率（縦弾性係数）が大きいほど（硬い膜ほど）応力が大きくなります。普通、Tg > Ta なので、αs > αf ならば圧縮、αs < αf ならば引張り応力となりますが、クラックが入るという現象は、膜が引張り応力を受ける場合ですので、原則的には、αs > αf の場合はクラックは発生しません。ガラスは一般に金属や半導体よりも熱膨張率が小さいので、αs < αf となって、膜は引張り応力を受け、クラックが発生しやすくなります。

膜の最大引っ張り強度(それ以上の応力で膜にクラックが発生する）を P [ Pa = N/m^2 ] としたとき、クラックの発生する条件は

σ = E*(αs -αf)*(Tg - Ta) > P

となります。実は、この式は、膜厚で平均した平均熱応力での話なので、厳密には膜の厚さ方向の熱応力分布を考える必要があります（そのため、上式には膜厚が出てきません）。

膜厚が大きいほどクラックが入りやすいというのは、膜厚が厚いほど膜の応力が大きくなるからです。材料力学のテキストを見れば理解できると思いますが、「梁」を曲げたときの梁の応力分布は、梁の中立面を境に、引張り応力と圧縮応力に分かれます。梁の凹んだほうが圧縮、凸側が引張り応力を受けますが、その大きさは中立面の厚さからの距離に比例します。成膜後に室温に冷却するときに、膜は引張り応力を受け、基板は圧縮応力を受けますが、基板のほうがはるかに厚いので、基板が大きく湾曲することはなくて、結果的に室温まで冷却したとき、基板上の膜側が凸になるように基板（梁）が湾曲したような状態になります。したがって、膜の表面に近いほど引張り応力が大きくなります（応力は中立面（基板の中）からの距離に比例）。したがって、厚い膜ほど表面からクラックが発生しやすくなります。

膜と基板の密着性が悪いと、基板と膜の界面位置での応力（膜表面より小さい）によって、膜が基板から完全に剥離してしまうので、クラックというより、膜が剥離してしまいます。

最初の経験談に戻りますが、真空蒸着でクラックが入らなかったのは、(Tg - Ta) が小さかったからです。ガラスは一般的にほとんどの材料と密着性が悪いので、間に、密着性の良い薄い膜（TiやSiNなど）をはさんだりすることがあります。

回答No.2

sanasha

まず第一に膜の内部応力の増加。更に薄膜の場合、下地(この場合はガラス基板)の面情報を拾っているのでクラックが入らない。厚味が増すと膜材料の性質が出てくる。
　次に成膜の際に膜に内部応力を高くする物質を吸収？していないか。(コンタミ、ガス、その他)

回答No.1

outerlimit

膜と基盤の熱膨張率の違いによる応力