ディジタル情報回路のMOSについて

質問

「nMOSトランジスタとpMOSトランジスタのオン抵抗比較:どうして差が生じる？
　NANDどNORのどちらが高速？」
という課題を出されて手元のテキストやノートでは答えられずにいます。
手元のテキストには、オン抵抗はnMOS,pMOSの面積で決まるといったことが書かれていますが、pMOSとnMOSを比較した書き方はされていません。
また、NANDとNORの速度については、入力信号の違いでの出力インピーダンスの違いを緩和するバッファ回路挿入による遅延は書かれていましたが、
こちらも「どちらが」というような比較はされていません。

詳しい方おられましたら指南をお願いしますm(_ _)m

回答No.1

rabbit_cat · ベストアンサー

＞nMOSトランジスタとpMOSトランジスタのオン抵抗比較:どうして差が生じる？
同じゲート幅（面積）だと、NMOSのほうがオン抵抗が低いです。主にキャリア（電子とホール）の移動度の違いです。

＞NANDどNORのどちらが高速？
上で書いたように同じゲート幅にすれば、NMOSのほうがPMOSよりもON抵抗が低いんで高速です。
なんで、CMOS回路では、NMOSとPMOSのこの性能差を打ち消すように、PMOSのほうをNMOSよりも大きく作ります。
ですが、面積とかを考えて、たいていの場合、NMOSとPMOSが完全にバランスするところまでPMOSを大きくしない（NMOSのほうがPMOSに比べてちょっと性能がよい状態で使う）のが普通です。
NAND、NORの性能を決めるのは２段積みのトランジスタですので、この場合は、NANDのほうがNORよりも高速です。

お礼

移動度は物性系の講義でやりましたが、こういったところで絡んでくるのですね。
参考にさせていただいて関連を考察します。
ありがとうございました＾＾

回答No.3

ybnormal

＃２です、訂正します。

「電子と正孔の移動度を考慮せずPとNのゲート幅を同じにすると」ー>　「NANDとNOR回路が同じサイズのPトラ、また同じサイズのNトラを使っているとすると」

回答No.2

ybnormal

NANDとNORのどちらが速いか？

これは状況によります。
NANDとNORそれぞれの回路をトランジスタレベルでかいてみれば分かります。
NANDはNトランジスタがスタックされて、Pトランジスタは並列になっています。それに対して、NORはNトランジスタが並列、Pトランジスタがスタックされています。
したがって、電子と正孔の移動度を考慮せずPとNのゲート幅を同じにすると、出力が1から０に変化する場合にはNORの方が高速になり、逆に0から1に変化する場合はNANDの方が高速に動作するでしょう。