- ベストアンサー
トランジスタによるシュミットトリガ回路の設計
- トランジスタを使ったシュミットトリガ回路の設計方法について学びましょう。
- シュミットトリガ回路の設計には、パラメーターの決め方や回路図の理解が必要です。
- 入力波形の立ち上がり時間を早くするために、トランジスタの接続や抵抗・キャパシタの設定が重要です。
- kingdorian
- お礼率87% (7/8)
- 物理学
- 回答数2
- ありがとう数2
- みんなの回答 （2）
- 専門家の回答
質問者が選んだベストアンサー
今日は、 設計の仕方、考え方はいろいろあると思いますが、一例として； １）Q2が「ON」した時の出力「L」レベルを受け側のIC の閾値以下にする。 ここでは、0.5V に設定します。 ２）立ち上がり立下りスピードが500nsくらいを目標なので、それを満足させられる トランジスタの動作スピードを確保できるコレクタの動作電流 ICを決める。 500nSを実現するのに必要なトランジスタのｆTはおよそ ｆT＝（１／(2π*500ns））*3*hFE (1) で計算する。式で３を使っているのはざっくりですが、必要な時定数は 立ち上がり時間の１／３倍としてます。（立ち上がり時間は出力論理レベル「H」 の10%～90%の時間ですが、時定数は0%から63%までの時間なので） ここでトランジスタのｈFEを120と仮定すると必要なｆTは概略、 ｆT＝115MHz ２SC1815のデータシートのfT－IC特性のカーブからIC=1ｍAも流せば十分なことが わかります。よってトランジスタのICを1mAにします。 ３）抵抗RL2とREを求める。 Q２がON状態を考えます。2SC1815はIC=１ｍAの時のVCE飽和電圧は 0.1V以下で十分小さいので、VCEsatは無視します。 ICが１ｍAなので、抵抗RL2とREの和は電源電圧Vcc＝５Vより、 RL2 + RE = 5V/1mA = 5kΩ （２） になります。Q2がON状態は出力が「L」状態の電圧（VOL）にありますので、 この状態では出力は電源Vccを抵抗RL2とREで分圧した状態になっていますので、 次の関係が成り立っています。 Vcc／VOL = （RL2 + RE)／RE = 5V／0.5V （３） 式（２）と式（３）からREは RE = 5kΩ*0.5V／5V = 0.5kΩ → 510Ω とする。 RL2は 5kΩ - 0.5kΩ = 4.5kΩ → 4.7kΩ とする。 ４） Q1のコレクタの抵抗RL1はRL2と同じ値になりますので 4.7kΩとなります。 ５） R2を決めます。 R2はQ1のコレクタ電圧をQ２のベースに供給しますのでICの値の１／３程度 と大きめな電流を流しておきます。その場合、R2を10kΩ程度にすれば良い。 ６）R2に並列につながれたCの役割： Q1のコレクタがH⇔Lと変化しますが、それぞれの変化する瞬間の立ち上がり立下り で抵抗R2をバイパスさせてQ2のベース電流を増加させてトランジスタのON-OFF スピードを速める効果があります。 Cの値は大きいほど効果が出るというものでもありませんが、1,000pF程度は必要です。 ７）R3について、 R3は必要ありません。Q2をOffにする状態ではQ2のベース－エミッタ間をQ1で 抵抗R2を介してショートしてますので、それで十分です。 以上です。
その他の回答 (1)
- bogen555
- ベストアンサー率64% (111/173)
シュミットトリガ回路については、アナログエンジニアの先生のブログに 「シュミットトリガの解析」として、詳細な解析が載ってます。 http://analog-engineer.cocolog-nifty.com/blog/2010/02/1-8ad8.html http://analog-engineer.cocolog-nifty.com/blog/2010/02/post-099b.html アナログエンジニアの先生は本も出してますから、それを読むのもエエでしょう。 http://www.amazon.co.jp/dp/4526055646 本を読んで質問すれば、責任ある回答が得られるでしょう。 また、ブログ内で検索すると、他でも触れてますね。 http://analog-engineer.cocolog-nifty.com/blog/2007/09/post_d94f.html http://analog-engineer.cocolog-nifty.com/blog/2009/09/post-6967.html Cについては、スピードアップ用なんで、波形を見ながらカット＆トライだと思いますが、アナログエンジニアの先生に質問すれば回答は得られるでしょう。
お礼
多くの情報ありがとうございます！ アナログエンジニアの先生のブログを読んで勉強します！
お礼
細かなアドバイスありがとうございました!! 実際に回路を組んでみたところ、Q2のICには4.5mA程の電流を流さなければ、立ち上がり時間が500ns程度になりませんでした。おそらく計算で参考にしたデータシートのfT-Ic特性の条件はVcc=10Vで、今回のVcc=5Vとは特性が少し違うのだと勝手に考えております。 また、RL1とRL2の抵抗の値を変えてみましたら、立上りと立下りの閾値に違いが表れ、おもしろかったです。 (1)式の計算の仕方がわかりませんでしたが（私が未熟ゆえに）、大変参考になるアドバイスありがとうございました!!