機器のタイミングを制御するトリガを出力する電子回路について

質問

複数の機器のタイミングを制御するのにトリガを使いたいと考えています。
たとえば、シグナルジェネレータにトリガを入力して波形を出力してから少し後のタイミングで、データロガーにもトリガを入力してサンプリングを開始したいような場合、どういった回路が考えられますでしょうか？
4つの機器で実施しようとしていますので、４チャンネルのトリガを出力したいです。

アドバイスいただける方よろしくお願いいたします。

回答No.7

KEN_2 · ベストアンサー

一応検討の使用予定の部品を連絡します。
また追加質問などあれば、お礼欄で無く補足欄を使って連絡ください。

当方はこのPCにCADソフトをインストールしていないので、部分的な説明記載しか出来ないのでご了承ください。
そちらは回路図用にCADソフトが必要になりますので、フリーのCADソフトなどをお使いください。
細部の制御回路部分は検討途中ですが、準備が出来れば画像で添付しますが、あまり期待しないでください。
＊レスが延びましたので、要点が纏まりましたら別途レスを立てるのも検討ください。
（私より良い意見や知恵も提供されるでしょうから・・・）

>ブレッドボードについては恥ずかしながらはじめて知りました。ブレッドボードを持っていないので、今のところ基盤にはんだ付けして制作しようと思っています。
ブレッドボード　←　実験には便利ですよ。
http://akizukidenshi.com/catalog/g/gP-00283/

□使用予定ＩＣ
http://www.semicon.toshiba.co.jp/list/index.php?f[]=2|TC74HC&p=&h=&sort=0,asc&code=logic-cmos&lang=ja
○TC74HC279AP,TC74HC279AF
Quad S-R Latch
http://www.semicon.toshiba.co.jp/docs/datasheet/ja/LogicIC/TC74HC279AF_TC74HC279AP_ja_datasheet_071001.pdf
○TC74HC423AP,TC74HC423AF
Dual Retriggerable Monostable Multivibrator
http://www.semicon.toshiba.co.jp/docs/datasheet/ja/LogicIC/TC74HC423AF_TC74HC423AP_ja_datasheet_071001.pdf
○TC74HC04AP,TC74HC04AF
Hex Inverter
http://www.semicon.toshiba.co.jp/docs/datasheet/ja/LogicIC/TC74HC04AF_TC74HC04AP_ja_datasheet_071001.pdf
○TC74HC4049AP,TC74HC4049AF,TC74HC4049AFT
TC74HC4049AP/AF/AFT Hex Buffer/Converter (inverting)
http://www.semicon.toshiba.co.jp/docs/datasheet/ja/LogicIC/TC74HC4049AF_TC74HC4050AP_ja_datasheet_071001.pdf
○TC74HC00AP,TC74HC00AF
Quad 2-Input NAND Gate
http://www.semicon.toshiba.co.jp/docs/datasheet/ja/LogicIC/TC74HC00AF_TC74HC00AP_ja_datasheet_071001.pdf
○TC74HC32AP,TC74HC32AF
Quad 2-Input OR Gate
http://www.semicon.toshiba.co.jp/docs/datasheet/ja/LogicIC/TC74HC32AF_TC74HC32AP_ja_datasheet_071001.pdf
リセットＩＣ
http://akizukidenshi.com/catalog/c/creset/

○ダウンカウンターの16進を使用します。
16進2桁が応用範囲が広いです。
CO/ZDの出力で遅延時間を判定します。
TC74HC40103AP/AF 8-Bit Binary Programmable Down Counter
http://www.semicon.toshiba.co.jp/docs/datasheet/ja/LogicIC/TC74HC40102AF_TC74HC40103AP_ja_datasheet_071001.pdf

○遅延時間設定もDIPスイッチ8ＰかロータリーSWを使用します。
http://akizukidenshi.com/catalog/goods/search.aspx?search=x&style=T&keyword=dip+%83X%83C%83b%83%60
操作頻度が高ければロータリSWを使用します。

お礼

連絡が遅くなりすみませんでした。
スイッチの種類等を調べるのに手間取っていました。
送受信切り替えはアナログスイッチかマルチプレクサのどちらかに使用と思います。

また、外部トリガについては調べてみたのですが、割と汎用性が高いようでした。（以下の通りでした）
シグナルジェネレータの外部トリガ：
周波数レンジ：DC～120MHz
閾値：-10V～10V(分解能100mV)
スロープ：立ち上がりor立ち下り選択可能

デジタルオシロの外部トリガ：
画面に表示される大きさで1divでトリガがかかる

丁寧にご指導くださいましてありがとうございました。
まずは教わったことを消化して回路を設計して行こうと思います。
一度レス締め切りにして、困った時点で改めて質問させていただこうと思います。

最後に素人のわかりにくい質問に丁寧にお答えくださいましてありがとうございました。
また質問していたら助けてくださいね。

回答No.6

KEN_2

下記検討結果を作成中にお礼が入ったので、追記します。
>10MHzクロックで難易度が上がるのでしたら、１μｓの分解能でまずはやってみたいです。まだやっていないので自信はありませんが、1μの分解能があれば十分かなと予想しています。
　下記の検討で10MHz動作はOKです。
>>多出力クリスタルオシレータ　ＥＸＯ３（２０ＭＨｚ）＊この様な便利なICもあります。
http://akizukidenshi.com/catalog/g/gP-01465/
＊デジタル回路の分解能1μSとは±1μSと遅延時間が加算されますので、1.5μS程度の誤差を考慮する必要があります。

>>＊測定器とセンサー側の信号インターフェースの条件を確認してください。
>月曜に会社で取説を探して確認してきます。
　下記の動作条件の関係も確認ください。（定常時の状態と切替え条件）
>3ch:超音波センサ送信モードOFF
>4ch:超音波センサ受信モードON

>LEDは確認のためにつけると思うのですが、短い時間で切り替えが起きるような回路でもやはりあったほうがよいでしょうか？
　モニター用に必要です。
正常に動作している場合は良いですが、実験途中や検討過程では役に立ちますよ。
http://akizukidenshi.com/catalog/c/cr3mm/

再度前後のトリガ仕様と使用目的を見直してみました。

>超音波センサを作ろうとしているのですが、送受信回路としてパルサーレシーバというものがありまして高価なので作成したいと考えています。
>その中で送受信の信号発生と信号受信を手持ちのシグナルジェネレータとデジタルオシロでやろうと思います。まず最初は単発で行い、うまくいったら高速AD変換ボードを購入して信号処理しながら繰り返しで行う予定です。
　であれば、汎用性は考慮しなくて良く、専用の回路で操作性も素人が操作しない半固定の設定でも良いですね。システムが安定すれば、将来回路をそのまま組み込むことを考えておいても良いですよね？
とすれば、組み立てや操作方法も簡易でブレッドボード上で実現できる方法で良いですね？
＊もし認識に誤りがあれば指摘ください。

トリガ仕様：
源振のクロックは10MHzとします。
最大99 カウントまでか、最大255 カウントまで設定可能です。
10進2桁か、16進2桁とします。
1CH→2CH；0.1μS～9.9μSか、0.1μS～25.5μSのどちらか
2CH→3CH；同上
3CH→4CH；同上
4CH→1CH繰返し；0.1mS～9.9mSか、0.1mS～25.5mSのどちらか

下記のダウンカウンターの10進か16進を使用します。
16進2桁が応用範囲が広いです。（素人には操作に難があり10進を使いますが・・・）
CO/ZDの出力で遅延時間を判定します。
TC74HC40103AP/AF 8-Bit Binary Programmable Down Counter
http://www.semicon.toshiba.co.jp/docs/datasheet/ja/LogicIC/TC74HC40102AF_TC74HC40103AP_ja_datasheet_071001.pdf

遅延時間設定もDIPスイッチ8ＰかロータリーSWを使用します。
http://akizukidenshi.com/catalog/goods/search.aspx?search=x&style=T&keyword=dip+%83X%83C%83b%83%60
操作頻度が高ければロータリSWを使用します。

源信のクロックは安価なセラミック発振子を使用します。
http://akizukidenshi.com/catalog/c/cceralock/
多出力クリスタルオシレータ　ＥＸＯ３（２０ＭＨｚ）＊この様な便利なICもあります。
http://akizukidenshi.com/catalog/g/gP-01465/
＊部品の検索にはこのサイトが便利です。（入手性も良いですので・・）

お礼

ご検討ありがとうございます。

>＊デジタル回路の分解能1μSとは±1μSと遅延時間が加算されますので、1.5μS程度の誤差を考慮する必要があります。
誤差は意外と大きいものなんですね。
やはり最初ご提案いただいた0.1μSの方でやった方がよさそうなので、そちらでいかせていただきます。

>　下記の動作条件の関係も確認ください。（定常時の状態と切替え条件）
>3ch:超音波センサ送信モードOFF
>4ch:超音波センサ受信モードON
一つのトランスデューサを送受信に使用したいと考えていまして、シグナルジェネレータとの接続を半導体スイッチでスイッチしたいと考えています。スイッチについてまだ検討できていなく、早めに決めたいと思っています。すみません。

>であれば、汎用性は考慮しなくて良く、専用の回路で操作性も素人が操作しない半固定の設定でも良いですね。システムが安定すれば、将来回路をそのまま組み込むことを考えておいても良いですよね？
>とすれば、組み立てや操作方法も簡易でブレッドボード上で実現できる方法で良いですね？
はい、まずは私しか使う予定はありませんし、専用の回路にします。ブレッドボードについては恥ずかしながらはじめて知りました。ブレッドボードを持っていないので、今のところ基盤にはんだ付けして制作しようと思っています。

>トリガ仕様：
>源振のクロックは10MHzとします。
>最大99 カウントまでか、最大255 カウントまで設定可能です。
>10進2桁か、16進2桁とします。
>1CH→2CH；0.1μS～9.9μSか、0.1μS～25.5μSのどちらか
>2CH→3CH；同上
>3CH→4CH；同上
>4CH→1CH繰返し；0.1mS～9.9mSか、0.1mS～25.5mSのどちらか
実験で試していきたいので、少し余裕を見て255カウントの方で行きたいと思います。

詳しいご検討ありがとうございます。
ご提案いただいたICなどについて勉強させていただきます。

回答No.5

KEN_2

今回の説明で必要な装置仕様の背景がみえました。

>好き勝手質問してしまい、申し訳ありません。
>しつこく聞いてすみませんが、回りにデジタル回路について知っている人がいなくて困っていまして今後も教えていただければ助かります。
　イエイエ今回の説明で俄然検討する意欲が湧いてきました。（爆笑；）
久し振りに知恵（大して無い）を絞り、検討させてもらいます。

詳細な検討は次回にして、今回は基本的な仕様と制御機能の条件を纏めさせていただきます。
細部の検討が必要な条件で重要な点があります。

>1chと2chの間が2～3μs、2chと3cｈの間が2～3μs、3chと4chの間が10μs程度で、トリガを出したいと考えています。
　これは、慎重に検討しないと安定な動作が期待できなくなります。
>>4）最小遅延クロック：数μＳ（原振の周波数1MHzが必要です）
>>5）最大遅延クロック：999μＳ（これで同期カウンターの段数が決定されます）
先の仕様を変更します。
最小遅延時間；100nS（0.1μＳ）、最大遅延時間；99.9μＳ、ステップ；0.1μＳ
＊2～3μsの設定を行うには、1MHzのクロックで良かったのが、10MHzのクロックで動作させなければ遅延時間設定の分解能が得られません。
（10MHzクロックで100nＳ動作は、多少安定動作させる為の敷居が高くなります。）

4CHから1CHへの繰り返しの検討：
>>最小100μＳで最大99.9mSの100μSのステップの切り替えではどうでしょうか？
>ご提案いただいた100μs～99.9msの100μsステップに決定したいと思います。
>その場合、どういった構成が適しているか教えていただけませんでしょうか。
　遅延回路と同様の回路で、クロック入力に100μs（10KHz）を入力すれば実現可能です。
先の基準クロックが1MHzであれば、1/100分周のカウンタでクロックダウンして同期カウンタに入力すれば実現可能です。
もし10MHzのクロックであれば、1/1000分周すれば良いのです。
もしくは、簡単な10KHzのクロック回路を作成しても良いです。

ここから制御回路の検討を行います。
装置の起動SWオンで、同期カウンタのプリセット（LD）信号を供給しデジタルSWの設定状態を読み込ませます。
同期カウンターがBCDのアップカウンターなので、ダウンカウンターの10進を選択してボロー信号で前段の同期カウンターとの関係で遅延時間判定するか、
デジタルコンパレータで同期カウンターのA,B,C,D出力状態結果とデジタルSWの設定値と比較して遅延時間判定して出力トリガを発生します。
（これが、順当な処理かな？部品点数の差と安定度の検討要、次回まで・・・・）

各トリガ出力信号は、+5Vの立上がりの正論理でHCのC-MOS（TTLレベル）出力で、BNCコネクタ出力とし、繰り返し信号が発生した時の1クロック分でリセットする。
＊測定器とセンサー側の信号インターフェースの条件を確認してください。

付帯回路として、
電源投入時のパワーオンリセット回路から各同期カウンターや制御回路にリセット信号を供給する。
トリガ動作の起動SWのオン時に、リセット回路を1回叩きクリアする。
各トリガ信号出力状態のモニターに4CHのLEDを点灯させる。
繰り返し信号回路がカウント中はLEDを表示する。
その他電源表示のLEDと、単発・繰り返しモードのLEDを設ける。

#これが第1段のトリガ装置仕様となります。外堀から纏めて行くのが定石の手法です。
　細部の検討に入りますので、疑問があれば質問ください。

お礼

>　イエイエ今回の説明で俄然検討する意欲が湧いてきました。（爆笑；）
>久し振りに知恵（大して無い）を絞り、検討させてもらいます。
温かいお言葉ありがとうございますm(_ _)m。ご指導よろしくお願いします。

>最小遅延時間；100nS（0.1μＳ）、最大遅延時間；99.9μＳ、ステップ；0.1μＳ
>＊2～3μsの設定を行うには、1MHzのクロックで良かったのが、10MHzのクロックで動作させなければ遅延時間設定の分解能が得られません。
>（10MHzクロックで100nＳ動作は、多少安定動作させる為の敷居が高くなります。）
10MHzクロックで難易度が上がるのでしたら、１μｓの分解能でまずはやってみたいです。まだやっていないので自信はありませんが、1μの分解能があれば十分かなと予想しています。

>　遅延回路と同様の回路で、クロック入力に100μs（10KHz）を入力すれば実現可能です。
>先の基準クロックが1MHzであれば、1/100分周のカウンタでクロックダウンして同期カウンタに入力すれば実現可能です。
>もし10MHzのクロックであれば、1/1000分周すれば良いのです。
>もしくは、簡単な10KHzのクロック回路を作成しても良いです。
誤解していることに今気づきました。繰り返し用の遅延回路を作るというより、1chと2chの間と同じような4chと1chの間にカウンタを入れて遅らせるということですね。

>＊測定器とセンサー側の信号インターフェースの条件を確認してください。
月曜に会社で取説を探して確認してきます。

LEDは確認のためにつけると思うのですが、短い時間で切り替えが起きるような回路でもやはりあったほうがよいでしょうか？

よろしくお願いいたします。

回答No.4

KEN_2

文通に成りそうな流れ(笑;)を承知してレスしましたので、主導権は此方に取らせてもらえませんか？。
質問に答える前に・・・・、個々の主要でない質問・疑問に答えると回り道になります。

>4CHから1CHへの繰り返しは実験しながら調整したいと考えていますが、50マイクロ秒から10ミリ秒の間になる予定です。
最小分解能は、最小50μSで最大10mSであれば100μSステップ切り替えで宜しいのですか？
最小100μＳで最大99.9mSの100μSのステップの切り替えではどうでしょうか？
（余裕度はどのくらいなのでしょうか？）

>その場合、どういった構成が適しているか教えていただけませんでしょうか。
色々あるので、上の仕様が決定しなければ、回答できません。

まず、先の仕様の数値を埋めてください。そして、重要な部分と付随的な部分の機能を決定するのが、小規模な回路でもシステム仕様の決定が重要となります。

目的機能と仕様条件を洗い出すのがシステム設計で重要で、個々の使用ICの種類は後で最適な型番を決定し最適設計をすればよいのです。
設定（操作）条件と出力（トリガ）の条件を時間・分解能・精度で明確にしないと回路設計も使用ICも決定してはならないのです。
（此処が明確で無い状態ですから、回路設計しても無駄で遠回りになります。）

>CMOSで調べた所TC74HC161でできそうかと思いました。
>そこで使い方を確認させてください。
>a)3桁の設定をするために10進プリセットカウンタを3段接続して使用する。(デジタルSW付き)
>・・・・・・・・・・
>キャリーアウト信号とプリセットの関係が理解できていませんので、間違いがあったらご指摘願います。
[TC74HC161AP]は4bitのBCDのアップカウンターICですから、この遅延回路のトリガ用の用途に向きません。
別に論理動作を切り替える余分な回路が必要になるので、今は考え方のみ理解してください。
データシート
TC74HC161AP,TC74HC161AF,TC74HC163AP,TC74HC163AF
Synchronous Presettable 4-Bit Counter
TC74HC161AP/AF Binary, Asynchronous Clear
http://www.semicon.toshiba.co.jp/docs/datasheet/ja/LogicIC/TC74HC161AF_TC74HC163AP_ja_datasheet_071001.pdf#search='TC74HC161'

>単発/繰り返しの切り替えSWについて
>>6）トリガSWあり　（トリガ起動SWとなります）
>と単発／繰り返しSWはSWの目的として同じ(接続のON/OFF)ですか？
>ゲートICで切替るというのは、例えば、トグルSWとANDの入力を接続してANDのもう片方に4CHからのトリガをつなげるというような方法ですか？
　その通りです。
ゲート回路のSW切り替えでトリガを戻すか否かです。

>1CHには不要というのがいまいち理解できていません。機器1から繰り返してトリガを入力したいと考えています。
　遅延回路のトリガ信号を発生する起点になるのは、何でしょうか？
トリガ発生回路のスタート釦（トグルSW）をオンにした時に即1CHに出力してはいけないのですか？
それとも、使用方法に何か特別なタイミングが必要なのでしょうか？

＊これらの条件を明確にしなければ回路・方式設計が進まない理由の一つなのです。
　また、後から余分な回路追加・変更が発生するのです。

お礼

好き勝手質問してしまい、申し訳ありません。
しつこく聞いてすみませんが、回りにデジタル回路について知っている人がいなくて困っていまして今後も教えていただければ助かります。

何をやりたいのか具体的に書かせていただきます。
超音波センサを作ろうとしているのですが、送受信回路としてパルサーレシーバというものがありまして高価なので作成したいと考えています。
その中で送受信の信号発生と信号受信を手持ちのシグナルジェネレータとデジタルオシロでやろうと思います。まず最初は単発で行い、うまくいったら高速AD変換ボードを購入して信号処理しながら繰り返しで行う予定です。
そこで、信号発信と受信、そしてセンサヘッドの送受信を切り替えるために制御トリガを出す回路が必要になりこちらで質問させていただきました。

>最小100μＳで最大99.9mSの100μSのステップの切り替えではどうでしょうか？
ご提案いただいた100μs～99.9msの100μsステップに決定したいと思います。
余裕度についてはサイクルをどの程度の周期で回せるかで決まってきてしまうので、センサ次第になってしまう部分があるのですが、ご提案いただいた仕様で十分かと思います。

>遅延回路のトリガ信号を発生する起点になるのは、何でしょうか？
>トリガ発生回路のスタート釦（トグルSW）をオンにした時に即1CHに出力してはいけないのですか？
>それとも、使用方法に何か特別なタイミングが必要なのでしょうか？

1ch:デジタルオシロ(ADボード)のサンプリング開始トリガ
2ch:シグナルジェネレータパルス発生トリガ
3ch:超音波センサ送信モードOFF
4ch:超音波センサ受信モードON
のように考えています。

遅延回路のトリガを発生する起点としましては4chの受信モードONの後に一定時間たってから2サイクルめの1chのサンプリング開始トリガにしたいです。
また、スタートボタンを押してから即出力が必要というわけではありません。
1chと2chの間が2～3μs、2chと3cｈの間が2～3μs、3chと4chの間が10μs程度で、トリガを出したいと考えています。それを基準としてデータを見ながらトリガの間隔を調整したいのです。

よろしくお願いいたします。

回答No.3

KEN_2

ANo.1,2 です。
まず先に質問の回答をします。
>仕様２）は、１ｃｈのカウンタが設定値になったときに機器１に入力するトリガを分岐して２ｃｈのカウント開始トリガにも使って、以下同様で、最後の機器4に入力するトリガを遅延回路を通してからｃｈ１のカウント開始トリガに用いるということでしょうか？
その通りです。が、
1CHには遅延回路は不要ですね。2CHから遅延させれば良いですね。
10進のプリセットカウンターにデジタルSWの設定値を読み込ませ（プリセット）、CO(キヤリーアウト)出力を各段のトリガ信号に受け渡します。
参考に下記サイトの図45、図46が基本的な回路例です。
http://wave.iobb.net/doc/digital/9.html#_Toc98840508

>また、仕様書を見たいのでカウンタのおススメ型式などあったら教えてください。
TTLであれば、10進のカウンターとプリセット値を比較するデジタルコンパレーターの回路を構成する必要があります。
C-MOSのICであれば、TTLより高機能なプリセットカウンターがありますので、これらのC-MOS_ICを使うと良いでしょう。
BCDの2進化16進数のICを使っても可能（回路が簡単）ですが、デジタルSWの設定値が0,1～9、A、B,C,D,E,Fの16進になります。

>仕様６）は最初の１ｃｈのカウント開始のための起動という意味でしょうか。その場合、どういったスイッチがあるのか教えてください。
簡単な物でトグルSWがあります。下記スイッチ；参照
良く考えたら、1CH目の遅延回路は不要ですね。
1CH目にトリガして、2CH/3CH/4CHと繰り返し遅延回路のプリセットして、2CHから遅延すれば良いですね。

>仕様７）は仕様２）の理解が正しいという仮定で４ｃｈのトリガと１ｃｈの接続をON/OFFするようなスイッチでしょうか。
トグルSWなどでON・OFFして切り替え、トリガ信号を戻すか否かをゲートICで切り替えます。
1回だけの単発動作と、繰り返し用にトリガを戻すと可能です。

>仕様８）のデジタルSWというのはたとえばサムロータリースイッチなどが該当するのでしょうか。使い方を調べてみたのですが、よくわからなかったので、教えていただけませんでしょうか。
ロータリSWでも可能です。（サムロータリーSWは良くわかりませんが。）
ロジック回路でどの様にSW位置をプリセットして同期カウンターの動作を設計するかで決定されます。
下記のデジタルSWの使用例を参照ください。

デジタルSW;使用例　パネル右側の3個で4桁、4桁、2桁があり桁数は増減可能です。
http://www.rst-eng.co.jp/other_meter/3111.html
http://www.rst-eng.co.jp/pdf/other/3111_jp.pdf
http://www.wirestation-mall.jp/shop/index.php?main_page=index&cPath=108_109_110_600
スイッチ
http://akizukidenshi.com/catalog/c/csw/

細部の回路設計は先の仕様で時間関係とトリガ信号の条件を考慮しないと決定できませんが、これでほぼメイン回路が決められたので、回路実現の具体的詳細設計に取掛かれる一歩手前にきました。

お礼

ご回答ありがとうございます。

遅延回路について
申し遅れて申し訳ありません。
4CHから1CHへの繰り返しは実験しながら調整したいと考えていますが、50マイクロ秒から10ミリ秒の間になる予定です。
その場合、どういった構成が適しているか教えていただけませんでしょうか。
また、1CHには不要というのがいまいち理解できていません。機器1から繰り返してトリガを入力したいと考えています。

各CHのカウンタの使用方法について
CMOSで調べた所TC74HC161でできそうかと思いました。
そこで使い方を確認させてください。
a)3桁の設定をするために10進プリセットカウンタを3段接続して使用する。(デジタルSW付き)
b)各桁がプリセットの値になったときに各桁からキャリーアウト信号(CO)が出力され、
3つのキャリーアウト信号が出ているときにトリガがでるようにAND素子を使用して機器に入力する。
c)b)で出力されたトリガを次のCHのカウンタのイネーブル端子に開始トリガとして入力するような理解であっていますでしょうか？
キャリーアウト信号とプリセットの関係が理解できていませんので、間違いがあったらご指摘願います。

単発/繰り返しの切り替えSWについて
>6）トリガSWあり　（トリガ起動SWとなります）
と単発／繰り返しSWはSWの目的として同じ(接続のON/OFF)ですか？
ゲートICで切替るというのは、例えば、トグルSWとANDの入力を接続してANDのもう片方に4CHからのトリガをつなげるというような方法ですか？
アナログ回路を少しかじった程度の経験なので、デジタル回路を使ったことがないのですごく勘違いしていたらすみません。

ご回答よろしくお願いいたします。

回答No.2

KEN_2

ANo.1 です。
>２の方法で機器１から４へのパルスを1サイクルとして考えた時、連続して同じサイクルで稼働させることは可能でしょうか？
　可能です。
4CH目の出力パルスが発生した後に、5番目の遅延パルスを出力し1CH目の入力トリガに戻してやれば繰り返し動作が可能です。

確認の意味で4CHトリガ回路の仕様としてまとめてみます。
トリガ仕様：
1）4CH出力
2）順次遅延クロック出力4CHの従属接続：1CH→2CH→3CH→4CH→→1CHの入力トリガへ
3）繰り返しサイクル：4CH出力後＊＊秒から＊＊秒間隔（10秒～30秒程度？）
4）最小遅延クロック：数μＳ（原振の周波数1MHzが必要です）
5）最大遅延クロック：999μＳ（これで同期カウンターの段数が決定されます）
6）トリガSWあり　（トリガ起動SWとなります）
7）単発/繰り返しの切り替えSWあり
8）1CH・・・・4CHの遅延時間設定のデジタルSW付き（設定値ＸμSとなります）
9）繰り返しサイクルの設定用デジタルSW　（時間精度が不要ならVRにします）
10）トリガ出力はレベル？、+5V？、+/-極性？、パルス・パルス幅は？
11）トリガ出力済みの表示LED：1CHから4CHと単発/繰り返し表示LED
＊上記で数値の部分と「？」部分を確認して具体的な数値を補足すると仕様が決定です。

これで具体的な回路として、
1）1MHzの原振回路（基準周波数1μＳとなります）
2）同期カウンター回路Ｘ3段Ｘ4CH（1から999カウントＸ1μS）最大1mS
3）繰り返しサイクル用遅延回路（何秒ぐらい？）
4）トリガ出力用波形成型回路（TRで可？）
5）設定用SW・デジタルSWの操作と状態表示のLEDパネル
6）回路用電源（+5V/1A程度のSW電源）
＊これをロジックICかPICマイコンで実現すると完成です。

お礼

詳しいご回答ありがとうございます。
教えていただいた部分を調べてみたのですが、理解できていない部分があるので、質問させてください。
仕様２）は、１ｃｈのカウンタが設定値になったときに機器１に入力するトリガを分岐して２ｃｈのカウント開始トリガにも使って、以下同様で、最後の機器4に入力するトリガを遅延回路を通してからｃｈ１のカウント開始トリガに用いるということでしょうか？また、仕様書を見たいのでカウンタのおススメ型式などあったら教えてください。

仕様６）は最初の１ｃｈのカウント開始のための起動という意味でしょうか。その場合、どういったスイッチがあるのか教えてください。

仕様７）は仕様２）の理解が正しいという仮定で４ｃｈのトリガと１ｃｈの接続をON/OFFするようなスイッチでしょうか。

仕様８）のデジタルSWというのはたとえばサムロータリースイッチなどが該当するのでしょうか。使い方を調べてみたのですが、よくわからなかったので、教えていただけませんでしょうか。

質問が多くて申し訳ありませんが、よろしくお願いいたします。

回答No.1

KEN_2

遅延時間と精度により方式は決定されますが、半固定抵抗で可変して1秒から1分程度の時間間隔であれば、
1.［NE555］のタイマ－ICを4個使ってCRの時定数でトリガを発生させる。
トリガ時間の間隔が狭く時間の精度を必要とするなら、
２．基準クロック回路の後にデジタルカウンターを4個設けて時間設定はデジタルSWで設定する方法が考えられます。

＊簡単でよいのか、時間精度と再現性が必要かで、回路方式が決定されます。

お礼

早速のご回答ありがとうございます。
質問があいまいですみませんでした。
トリガの間隔としては短いところは数マイクロ秒程度と考えています。
なので、自分がやりたいのは２の方法かと思っています。

回路について疎くてまた質問で申し訳ありませんが、
２の方法で機器１から４へのパルスを1サイクルとして考えた時、連続して同じサイクルで稼働させることは可能でしょうか？
よろしくお願いいたします。