ＦＥＴのカスコード回路

質問

現在２ＳＫ３０Ａを用いたカスコード回路を作製してます。

見にくいですが図載せておきます。
左上が510KΩ、その下が124.3kΩでコンデンサは10μFを使用していて、右上の一つだけ0.1μFを使用してます。

ここで問題なのが、上にあるＦＥＴなんですが、下でソース接地をしていて、上でゲート接地をしています。

そこでゲート接地のR1とR2の抵抗をいくらに設定したら良いのか分かりません。
すごい困っていて、抵抗の求め方分かる方是非教えてほしいです。
ホントに困っているのでよろしくお願いします。

追加です、ドレイン電流は0.32[mA]でした。また、Ｖgs=1.0[V]でソース接地を測定しました。

回答No.2

rabbit_cat

上側のＦＥＴのゲートにかける電圧は、まあ適当に決めてしまっても、それなりには動くのではとも思いますが。

電源電圧が何Ｖなのか書いてないので、かなり答えづらいです。

ＤＣ設計を真面目にやるなら、
上下のＦＥＴそともに飽和領域で動かす、ていうのが基本的な条件です。電源電圧がある程度高ければ、普通は自然に飽和領域になるとは思いますが。

１．下側のＦＥＴのVgs
入力のＤＣ電圧（左側の510KΩとその下124.3kの抵抗と電源電圧で決まる）と、そのときのドレイン電流0.32[mA]から、（飽和領域での）Vgs-Idsカーブを考えて、Vgsとしていくつ取るか考えます。
その結果がVgs=1.0[V]なんですかね。

２．下側のＦＥＴのソース抵抗の決定
下側のトランジスタのソース電圧 ＝ 入力ＤＣ電圧 - Vgs(0.1V)
にしないといけません。電流0.32[mA]を流したときに、ソース電圧がこうなるように、オームの法則からソース抵抗を決めます。

３．上側のＦＥＴのドレイン側の抵抗（負荷抵抗）の決定
ドレイン電流0.32[mA]と、この抵抗によって、出力ＤＣ電圧が決まりますが、このアンプは、入出力ともＡＣなんで、出力のＤＣ点はどうでもいいです。
アンプ全体のゲインとして、どれくらい欲しいかから、この抵抗値を決めます。
このアンプ全体のゲインを決めているのは、
・下側のＦＥＴの下にあるドレイン抵抗
・下側のＦＥＴのgm
・下側のＦＥＴの出力抵抗ro
・上側のＦＥＴの出力抵抗ro
・負荷の抵抗値（今、問題になってるやつ）
の５つですが、主には、下側のＦＥＴのgmと負荷の抵抗値だけできまっているはずです。（負荷の抵抗値がＦＥＴの出力抵抗に比べて小さい場合）
というわけで、ゲイン＝gm×負荷抵抗値
から、どれくらいのゲインを取りたいか考えて、負荷抵抗値を決めてください。

４．最後に上側ＦＥＴのゲート電圧の決定
飽和領域での）Vgs-Idsカーブを考えて、ドレイン電流0.32[mA]を流すのに必要なVgsを求めます。上下のＦＥＴが同じものなら、Vgs=1.0[V]なんですかね。
このとき、
上側のＦＥＴのソース電圧（＝下側ＦＥＴのドレイン電圧）＝上側ＦＥＴのゲート電圧 - Vgs(=1V)
となります。
また、上側ＦＥＴのドレイン電圧は、電源電圧、ドレイン電流0.32[mA]、負荷抵抗値から、決まってます。

ここで、上下のトランジスタがともに飽和領域で動かないといけませんから、
・上側ＦＥＴが飽和領域で動く条件
　　上側ＦＥＴのドレイン電圧 ＞ 上側ＦＥＴのゲート電圧 － Vth
・下側ＦＥＴが飽和領域で動く条件
　　下側ＦＥＴのドレイン電圧 ＞ 下側ＦＥＴのゲート電圧（=入力ＤＣ電圧）－ Vth
という２つの条件を満たす必要があります。
これを満たすように、適当に、上側ＦＥＴのゲート電圧を決めれば終了です。
上の２つの条件から、上側ＦＥＴのゲート電圧が入っていないといけない電圧の範囲が出るはずなので、まあ、その範囲のちょうど真ん中あたりにしとけばいいでしょう。

実際には、上側ＦＥＴのゲート電圧を変えると、アンプの特性が微妙に変わるとは思うので、ゲート電圧を可変にしておいて（ゲート電圧を決めている抵抗をどちらか可変抵抗にしておく）、作った後でアンプの特性を見ながら調整する、ていうのが、一番いい解な気もします。

補足

電源電圧は10[V]にしてます。

gmは1.59ぐらいでした。
ソース接地回路の理論値の電圧利得は18[dB]で、測定値は15[dB]ぐらいでした。

カスコード回路の124.3[KΩ]と510[KΩ]はソース接地回路を作った時の抵抗を使用してます。

回答No.1

tance

上のFETのゲートには抵抗分割の抵抗に流れる電流以外に流れません。
なので、単純に考えると抵抗はいくら大きくても構わないことに
なります。逆にこの抵抗が小さいと無駄に消費電流が大きくなるので
やはり大きめにするべきでしょう。

ただ、大事な点は、せっかくゲート接地を用いているのですから、ゲート
を接地したいわけです。ゲート電圧を決める抵抗が何100kΩといった
高い抵抗だったら接地と言えるでしょうか。

接地というのは、直流にとってはFETのゲート漏れ電流が無視できる
くらいの抵抗（多分100kΩ台）なら良いわけですが、問題は交流です。
交流を考えると上のFETのドレイン～ゲートに存在する帰還容量を通して
負帰還がかかり、ゲートの交流インピーダンスが高いとそこで大きな
時定数が生じてせっかくのカスケード接続が意味のないものになって
しまいます。（比較的低い周波からゲインが落ちはじめる）

そこで、抵抗としては高い値を使ったとしても交流的には接地したい
わけで、結局コンデンサを対GNDに追加するのが良いと思います。
抵抗が大きいのなら0.1uFでも十分かもしれません。（どこまで低周波
を問題にするかによります）

具体的には抵抗値を何らかの式か何かでキッチリ決めるというものでは
ありません。ドレイン電流が0.3mAくらいなのだから、抵抗分圧部分は
0.1mAくらいにしておいたらどうでしょうか。オシロのプローブを触って
電位が動くことが気にならない位の抵抗が良いかと思います。

2SK30Aはデプレッション型なので、うまくすると上のゲートは単純に
GNDにしても動くという設計ができます。下のFETとIdssのランクを変
えることで下のFETもソース抵抗なしにすることもできます。

FETはばらつきが大きいのであまり無茶をしないでオーソドックスに
考えた方が良いかもしれません。（煽っておいて自己否定ですが・・・）

お礼

ありがとうございます。
ホントに助かります。
明日実験してみますね☆

もし良かったら色々アドバイスいただけないでしょうか？
私はあんまり電気とか回路の知識がなくて、理解するのに時間がかかります。しかし、理解したっていう気持ちがあるので、アドバイスをもらえるとうれしいです。

で、求めたかったR1とR2は両方とも100k前後か数百ｋぐらいでいいのですか？それとも片方は100k前後か数百ｋで、もう一方数十ｋぐらいでいいのでしょうか？

よろしくお願いします。