半導体 空乏層

質問

半導体工学におけるPn接合をすると再結合により空乏層ができるが、
再結合はどのような原理で構成され、また、P,Nそれぞれの空乏層がどれぐらいの厚さなのですか？
詳しくお願いします。

回答No.1

semikuma · ベストアンサー

・再結合と空乏層の簡単な説明
電子が充満しているべき領域から電子が抜け出た"穴"が正孔です。
電子と正孔が出合えば、電子は"穴"に落ち込んで"再結合"します。
このとき、直接遷移型半導体であれば電子の持っていたエネルギーを光として放出しますが、間接遷移型であれば熱として放出します。
P型半導体には正孔が、N型半導体には電子が豊富に存在しますが、
これらを接合すると界面から正孔と電子がお互いに流れ込み、同数ずつ再結合して空乏層が構成されます。

・もっと詳細な説明
多くの原子では最外郭電子がSP3混成軌道を構成し、この4本の軌道が各2個ずつ(計8個)の電子で埋められたときに最も安定化します。(最もエネルギーが低い状態となる)。
SiのようなIV族原子は最外郭電子が4個なので、隣り合う4個の原子と1個ずつの電子を共有することでダイヤモンド型結晶を構成し、安定化します。
ここにB(ホウ素)のようなIII族原子をドープすると、最外郭電子が3個なので不安定となり、隣の原子から電子を1個奪って安定化しようとします。
電子を奪われた原子は更に隣の原子から電子を奪い・・・と、次々に電子の不足状態が伝播するのが"正孔"です。
(だから正孔の移動速度は遅い＝有効質量が大きい)
このように正孔が豊富に存在するのがP型半導体です。
尚、ドープされたIII族原子(電子を受け取るので"アクセプタ"と呼ばれる)は、元々最外郭電子が3個だったのが4個となることで、その原子だけに注目すれば負に帯電しています。(巨視的には電気的に中性)

逆にN型半導体ではV族原子(電子を供給するため"ドナー"と呼ばれる)をドープすることで、電子が豊富な状態となります。
ドナーは正に帯電します。(あくまでも、巨視的には電気的に中性)

P型半導体とN型半導体とを接合することで電子と正孔が再結合して消滅し、界面には帯電したドナーとアクセプタによる空間電荷が発生します。
帯電したドナー、アクセプタはそれぞれ正孔と電子に対して斥力を生じ、それらがバランスした状態でキャリアの流出が停止します。
そして界面付近にキャリアがない状態が生じたのが"空乏層"です。

・空乏層の厚さ
階段接合の場合は、高校で習うコンデンサの式から簡単に計算できます。是非自分で計算してみてください。
　コンデンサの容量　C=εS/d　ε：誘電率　S：電極の面積　d：電極間の距離
　蓄えられる電荷の量　Q=CV　V：電極間の電圧

PN接合の場合、Vは正確にはドナー準位とアクセプタ準位のエネルギーレベル差ですが、ハイドープした場合はバンドギャップEgで近似できます。
(Siの場合Eg=1.12eV、1eV=q[V])

空間電荷の量
ドナー濃度Nd[cm-3]、アクセプタ濃度Na[cm-3]、N型層内空乏層幅dn、P型層内空乏層幅dpとして、
　Q = Nd・dn・S = Na・dp・S [個]
通常はNdもNaも10^(-15)から10^(-18)[cm-3]レベル

求める空乏層幅
　d = dn + dp [cm]

※計算するときは単位に注意

お礼

大変参考になりました。また機会がありましたら、回答のほどよろしくお願いします。

回答No.2

semikuma

おっと、いくつかの誤記がありましたので訂正しておきます。

1eV=q[J]=1[V]

NdもNaも10^15から10^18[cm-3]レベル
(但しどちらも15乗レベルということはほとんどない)