- 締切済み
ダンピング抵抗の定数とは？設計段階での決定方法を教えてください
- ダンピング抵抗の定数は、設計段階でどのように決定されるのか気になります。
- 通常、設計時には一時的に０Ωを設定し、実機で調整する方法が使用されます。
- 信号の周波数を考慮しながら、ダンピング抵抗の定数を設計段階で決定する方法があるのか知りたいです。
- 電子部品・基板部品
- 回答数1
- ありがとう数1
- みんなの回答 （1）
- 専門家の回答
みんなの回答
回路により様々なダンピングの使用方法があると思います。 機器の信号入力端では 静電気耐力と特性の絡みになりますが 一般的な デジタル回路のパルス伝達では 回路系の反射､クロストーク等による波形のオーバーシュートや鈍りを調整するものと理解しています。受け側のパルスがほぼ矩形になるよう（立ち上がり､下がりが大きく劣化しなく､かつ オーバーシュート､アンダーシュートが少ない＝”整合が取れた"波形）オシロで受け側を見ながら定数を設定する。（この場合 電気的に同じラインだとしても 分布定数回路のみ方では ライン上の位置により変わりますので あくまで受け側端で波形を見ること。ＵＳＢのように送受信が混在する場合は 受け側の信号に注目するので両端で見ることになる） となると思いますが この手の計算は碓井有三先生が著名であり、 ネットで検索をかけると先生の会社、マクニカにエクセルのツールがありますので それをベースに考えるのが得策です。使いやすいシートで、送り出し側のドライブ能力、経路長などを入力すると波形の変化が見られます。 パルス幅＝10nsの場合 tr,tfが1,2,3nsくらいでないとパルスにならない。 パルス幅10usであれば tf,tfは 100nsくらいあっても大丈夫な場合が多い 但しパルス幅10usであっても10nsであってもオーバーシュート、アンダーシュートが ひどいとＥＭＩで不要電波が出るとか 次段のデバイスの入力スペックを超えるとかになると 設計的にはまずいと思います。 （ここでは周波数はパルスの繰り返し周波数とみています） つまり 低速な（仮に10us）パルス伝達だとしても たとえばTi社のLVCロジックなど超高速デバイスを送り側に使い、ダンピン抵抗を無視すると不具合がでる可能性があるということ。この場合はトロいデバイス(たとえば ＬＶ）にするとかしたほうが設計的には正解です。以上のように注目すべきは送り出し側の ドライブ能力､スピード(tr,tf)、経路長などが重要になります。 周波数というよりはtr,tf(立ち上がり 立下り）に注目されることになります。 これでわかるかなあ？実際に波形を見ながら 抵抗値をかえると よくわかりますよ。
お礼
ご回答ありがとうございます。 ツールは有効に活用させてもらいます！ ただ、こちらのツール内には特にパルスの周波数を設定する箇所は 無いようですが、あまり関係ないのでしょうか？ もっと勉強しないと理解すらできないですね。。 がんばらねば。