コプレーナ線路について

質問

ＩＣ設計の勉強をしている者です．
最近読んでいる本の中で，チップと基板のインピーダンスマッチングを行う手法について書かれた項目がありました．
その説明で，コプレーナの一部を細くすることでインピーダンスマッチングを行った例が載っているのですが，この操作によって何が起こったのか詳細なことが書かれておらず分かりません．
基盤とチップをフリップチップ実装した段階でインピーダンスマッチングがとれておらず，基盤側の線路の一部を細くすることで高インピーダンス部分を作り，その結果マッチングが取れるということが書かれています．
マッチングが取れた後のスミスチャートが載っているのですが，その前にどんな状態だったのかは書かれておらず，変化の様子が分かりません．
基板の図を添付いたしますので，ご存知の方がおりましたら，回答をお願いします．
特に，スミスチャートの変化について教えて頂けると助かります．

回答No.6

tadys · ベストアンサー

＞細くなった部分は何故インダクタと見なせるのでしょうか？
直径 A、長さ L の電線の持つインダクタンスLxは Li = 2Lx・log(L/A)で表されます。
http://www.rist.kindai.ac.jp/~kiguchi/phystext/chap_19.pdf
つまり、長さが同じであっても直径が小さいほどインダクタンスは大きくなります。
電流が密集して流れるのでお互いが影響し合って流れにくくなるとでも考えれば良いでしょう。
矩形の導体も同じように、同じ長さでも幅が狭いほどインダクタンスは大きくなります。

銅箔パターンのインピーダンスを計算するサイトが有りますので紹介しておきます。
http://gate.ruru.ne.jp/rfdn/Tools/PrintWForm.asp#

キャパシタンスの方は電極の面積に比例しますので、キャパシタンスを変えずにインダクタンスを最少にするのは正方形と言う事になります。

伝送線路のインピーダンスＺ０は単位長あたりのインダクタンスＬとキャパシタンスＣを用いて、Ｚ０＝√（Ｌ／C）で表されます。
パターン幅が小さくなればインダクタンスは大きく、キャパシタンスは小さくなるので線路のインピーダンスが大きくなります。

ここで、スミスチャートを思い出してください。
スミスチャートの上半分はインダクティブ領域で、下半分はキャパシティブ領域です。
抵抗ＲにインピーダンスＺ０の伝送線路をつないだ時のインピーダンス軌跡ですが、
Ｒ＜Ｚ０の場合は、ＲはＺ０より左側に位置し、軌跡は時計回りの回転ですから最初はインダクティブ領域を通ります。
Ｒ＞Ｚ０の場合は、ＲはＺ０より右側に位置し、軌跡は時計回りの回転ですから最初はキャパシティブ領域を通ります。

お礼

ありがとうございます。

回答No.7

178-tall

舌足らずの補足を少々。

>近似的に成立つのは、線路長が 1/4 波長に相当する周波数の近傍で、細くなった部分の長さが 1/4 波長よりもかなり短いケース。その場合は、1/4 波長の部分は「虚ジャイレータ」、細くなった部分が直列インダクタンスに近似します。

ならば「線路長を 1/4 波長から少し延長すればいいのじゃないの？」といわれそうですね。

確かに、それで間に合う場合もあり得ます。

しかし付加したい直列インダクタンス値がかなり大きい場合など、同一特性インピーダンスのままで付加線路長を延ばしても、直列インダクタンスの特性に近似できなくなる。
その回避策が、付加線路の特性インピーダンスを高くする、つまり付加線路の幅をせばめる手です。

お礼

ありがとうございます。
BAにはできませんがとても助かりました。

回答No.5

178-tall

>細くなった部分は何故インダクタと見なせるのでしょうか？

「線路長が 1/4 波長ならば、近似的に」という感じですが。

近似的に成立つのは、線路長が 1/4 波長に相当する周波数の近傍で、細くなった部分の長さが 1/4 波長よりもかなり短いケース。その場合は、1/4 波長の部分は「虚ジャイレータ」、細くなった部分が直列インダクタンスに近似します。

分布定数線路のテキストなど、ご参照のほどを。

回答No.4

178-tall

チップ実装の位置やコプレーナ線路長など不明なので、勝手な推測例でも。

図右端にパーツを接続、線路長は 1/4 波長とすると…。
左図では、左端から見こんだインピーダンスのリアクタンス成分が過大 (誘導性) なのでしょう。
これは、右端の負荷側を見こんだアドミタンスのサセプタンス成分が過大 (容量性) であることを意味します。
負荷側のサセプタンス成分を相殺するよう、間に直列リアクタンス (誘導性) を直列挿入したのが右図。
その結果、右図では、左端から見こんだリアクタンス成分が低減されるはず。

添付図だけから描ける筋書きは、このあたりまで。

補足

解答ありがとうございます．
なんとなく分かったような気はするのですが，細くなった部分は何故インダクタと見なせるのでしょうか？
やはり，コンダクタと見なせる形状も存在するのでしょうか？
もしよければ教えてください．

回答No.3

tadys

No.2です。
tanceさんの言う通り、高速のデジタルパルス信号では広い周波数範囲の信号を含む為、伝送線路やLCによるインピーダンスマッチングはうまく働きません。
このような場合は、伝送線路のインピーダンスを信号源や負荷のインピーダンスに合わせる必要が有ります。
信号源と負荷のインピーダンスが異なる場合にはインピーダンスマッチングが出来ない事になりますが、その場合には適切な抵抗を挿入して反射を抑えることでマッチングを取ります。

詳しくは“シグナルインティグリティ”で検索してください。

回答No.2

tadys

負荷抵抗（信号源抵抗）とインピーダンスマッチングが取れていない伝送線路を使用する事でインピーダンス変換を行う事が出来ます。

例えば、２５Ωのインピーダンスに５０Ωの伝送線路を接続した場合のインピーダンス軌跡はスミスチャートの５０＋ｊ０の点を中心とし２５Ωの点を含む円周上を時計回りに回転します。
伝送線路の長さが１／４波長になると丁度半円を描くのでインピーダンスは１００Ωとなります。
伝送線路の物理的長さが定まると、その長さで１／４波長になるのは特定の周波数に定まるのでインピーダンスのマッチングが取れるのもその周波数のみと言う事になります。

R1とR2の抵抗のマッチングを取るのに必要な伝送線路のインピーダンスZ0は、Z0＝√（R1ｘR2）となります。
このようなインピーダンス変換の手法をQマッチと言います。

前述したように、マッチングのとれるのは特定周波数においてなのでより広帯域にする為には、マッチングのセクションを追加します。
例えば、前述のR1とZ0の間に√（R1xZ0）、Z0とR2の間に√（Z0xR2）のセクションを追加するなどします。
スミスチャートを使えば、伝送線路だけではなく、集中定数部品（LやC）を使ったインピーダンス変換回路の設計も出来ます。

ただし、超高周波回路の設計をスミスチャートだけで行っても実際の回路にした場合に上手くいかない事も多いので、電磁界シミュレータを使って設計を行う方が良い結果を得られます。

下記を参考にしてください、
http://www.ji0vwl.com/q.html

I-Laboratoｒｙの回路教室
http://www1.sphere.ne.jp/i-lab/ilab/

回答No.1

tance

線路の細い部分の長さとか問題にしている周波数などが不明なので、何とも言えませんが一般的には、細い部分をインダクタと考えます。チップがおそらくキャパシティブなのでしょう。チップの中にはきっとZo（普通50Ω）より高い抵抗の部分があるのではないでしょうか。例えば100Ωとか。ICは外から見ると、パッケージとか基板のパッドなどで、キャパシティブになることが多いです。

さて、上記の想像が合っているとして、例えば純抵抗100ΩのIC内部の点から始めましょう。そこからICの足方向に向かっていくとパッドなどのキャパシタが並列になっています。

　　スミスチャートでいうと、横軸上の100Ωの点からスタートして、左の原点へ向かう円（中心は横軸上）をたどります。

その先に例の細いパターンが現れます。これはインダクタに見えるので、さきほどの半円上の点から、等抵抗線上を上に向かいます。そして、辿り着くのが50Ω純抵抗の点だと、伝送ラインとマッチングしたことになります。

添付のスミスチャートは見にくいかもしれませんが、0，1，2という点があります。０は100Ωの純抵抗点（ICの内部）
１は足のキャパシタ(0.8pF)が並列になった部分、２は細いライン（4nH）が直列になった部分です。点２はバッチリ50Ωの点に来ていますからラインとのマッチングは完全です。なお周波数は2GHzとして描きました。

実際は長さによる位相遅れや高周波損失による純抵抗の直並列があって、もっと複雑ですが、最も基本はこんな感じです。

アンテナチューナなどのLCマッチング回路を参照してみてください。

なお、信号がデジタル信号の場合はパルスなので、帯域が広く、特定の周波数だけマッチングしても意味がありません。
その場合はコプレーナラインの太さでは何もできません。