接合型電界効果トランジスタの増幅率

質問

先日、接合型電界効果トランジスタを用いで実験を行いました。

第1象限に接合型電界効果トランジスタの静特性のId-Vds特性を書きました。
（各Vgsについて書きました。）
第2象限にはId-Vgs特性を書きました。

この第2象限のグラフから、Vgs=-0.8Vのときの傾きを求めて
相互コンダクタンスを求めました。（-0.8が動作点）

同様に第１象限から出力抵抗を求め、相互コンダクタンスと掛け合わせると
約１０倍となりました。

しかし、オシロスコープで入出力信号の波形を観測して、
振幅比をみると約５倍にしかなりません。

なぜなのでしょうか？
負荷抵抗があっていなく、頭打ちになっているのでしょうか？

回答No.2

inara1

gm と ro の測定では、添付図の上のように、ドレインに直接電源をつないでいるのですね？
第1象限の Id - Vds 特性の測定では、Vgs を一定（ -0.8Vなど ）にして、Vds を変えたときの Id を測定していますね？
第2象限の Id - Vgs 特性の測定では、Vds を一定にして、Vgs を変えたときの Id を測定していると思いますが、このときの Vds は何Vですか？

添付図の上の方法で測定した gm と r0 の積は負荷抵抗が無限大のときの電圧増幅率になりますが、これが 10 というのは低すぎます。

オシロスコープで波形観測したとき、添付図の下のように、電源とドレイン間に抵抗 R を入れてませんか？このときの電圧増幅率は gm*ro/( 1 + ro/R ) < gm*ro と、gm*ro より小さくなります。

gm と r0 の積が 10 というのは低すぎると思うのですが、以下の条件を教えてください。
　　　・gm と ro の測定結果（Vgs = -0.8Vのとき）
　　　・FETの型番（2SK30Aなど）
　　　・交流利得測定での電源電圧(Vdd）
　　　・交流利得測定での負荷抵抗値 R
負荷抵抗が合ってないために波形が頭打ちになっているかどうかは出力波形を見れば分かると思いますが、どうなってますか？

回答No.1

Executione

静特性と波形観測ですか。
直流増幅と交流増幅を比較しているということは、ないですよねぇ。

補足

無いと思います。
入力には-0.8Ｖの直流に振幅プラスマイナス0.5Vの交流信号を重畳しました。