25% デューティサイクル クロック
論理回路についての質問です。
通常論理回路で用いられるクロックはデューティ比50%ものだと思うのですが、
このデューティ比50%のクロックを用いてデューティ比25%のクロック(Highが1/4区間、Lowが3/4区間)
のクロックを作ることができると聞いたのですが、具体的にどのように論理回路(ANDやORまたはFF等)
を組み合わせて作るのか調べても見つかりません。
遅延素子を使うのではなく、あくまで論理の組み合わせとして、デューティ比25%のクロックの作り方について教えていただければと思います。
また、デューティ比40%のクロックのつくりかたもあるようなら教えてください。
お礼
回答ありがとうございます。とても参考になりました。そしてすみません、パソコンの調子が悪く（←本当に！！）なぜかhanboさんだけ点数加算できませんでした。すみません！！！