- みんなの回答 (9)
- 専門家の回答
質問者が選んだベストアンサー
その他の回答 (8)
- rabbit_cat
- ベストアンサー率40% (829/2062)
回答No.9
- xpopo
- ベストアンサー率77% (295/379)
回答No.7
- P9000581
- ベストアンサー率34% (152/447)
回答No.6
- uruz
- ベストアンサー率49% (417/840)
回答No.5
- xpopo
- ベストアンサー率77% (295/379)
回答No.4
- tadys
- ベストアンサー率40% (856/2135)
回答No.3
- P9000581
- ベストアンサー率34% (152/447)
回答No.2
- shintaro-2
- ベストアンサー率36% (2266/6245)
回答No.1
補足
毎回丁寧にありがとうございます。 私が添付した回路はイメージ的なもので、各定数の決定はこれから吟味します。 この回路こちらで実験した結果FETのゲートに与える電圧で利得が変動しました。 取り合えず電源を分圧して与えましたが、3Vの時はFET開放状態で0dB入力で出力0dB、0Vの時はFET短絡状態で-8dB入力で出力0dBを確認しました。 今後の課題はソース抵抗や増幅率を色々試してダイナミックレンジを広くしたいと思います。 この回路では0Vから3vの間で、飽和曲線を上手く使えているようです。 緩やかな飽和曲線のFETも探さなければいけません。 後は、温度補正が課題ですがよろしくお願いします。 行き詰まったときには、回答頂いた回路検討いたします。