- ベストアンサー
シュミットトリガの論理Lでの出力
トランジスタで構成されたシュミットトリガの論理Lでの出力ですが、出力は接地電圧とはならないため、ほかの回路と接続時に問題が生じてしまいます。 論理L時に確実に接地電圧を出力するためには、どのような回路構成とすればよいのでしょうか？ wikiを参考にしたところ、 http://ja.wikipedia.org/wiki/%E3%82%B7%E3%83%A5%E3%83%9F%E3%83%83%E3%83%88%E3%83%88%E3%83%AA%E3%82%AC トランジスタを一個付け加えるとのことですが、その場合のメカニズムが良く分かりません。。。よろしくお願いします。
- みんなの回答 （4）
- 専門家の回答
質問者が選んだベストアンサー
構成上出力段のTr2がReを供用するので、電圧降下が加算されるからで次段に エミッタ接地のTr3を追加して対策します。 この場合インバータ動作になりますので、入力信号と同じ極性になります。 （ベース側抵抗は適切に挿入してください。）
その他の回答 (3)
- KEN_2
- ベストアンサー率59% (930/1576)
No.2 です。 >その場合、論理Lの出力Vout ＜ Tr3のVce（＝0.6～0.7V）となるようにしないと、 >Tr３は常にONになってしまうと思います。Vccの値が大きい場合、条件を見たすのは >困難であるように感じますが、どのように対策を採ればいいのでしょうか？ Tr2のVce（＝0.6～0.7V）＋VReをキャンセルする方法は、outとTr3のべース間に Diを挿入します。 これはDTLの定石で、ダイオード＋トランジスタのロジックで通常利用されます。 必要に応じてTr3のべースとアース間にバイアス電流を流す抵抗を接続します。 抵抗値はR2の10倍程度か、0.1mA程度を0.6V時で5kΩ程度を使い、高速動作時に 対応します。
お礼
詳細な解説ありがとうございます。 お陰で大分分かってきたような気がします。
no.1 です。 > ＞Low レベル出力があまり低くないという事ですか？ > 確実に出力電圧＝０（GND）に落としたい、ということです。 ですから Low レベル出力が充分に低くできなくてｘｘVほど出てしまう、 という事ではないのですか？ NPN トランジスタでLow側にスイッチすればテキトウにやっても 0.03V程度にはなりますけど、もっと低くしたいのでしょうか？
お礼
＞ですから Low レベル出力が充分に低くできなくてｘｘVほど出てしまう、 という事ではないのですか？ その通りです。 ＞NPN トランジスタでLow側にスイッチすればテキトウにやっても 0.03V程度にはなりますけど、もっと低くしたいのでしょうか？ Reにかかる電圧とTr2のVceでそこそこの値が出るんじゃないかと思ったわけです。が、どうやら杞憂だったようですね。ありがとうございました。
補足願います。 > 出力は接地電圧とはならないため Low レベル出力があまり低くないという事ですか？ ではその値は？ また、High レベル出力時の電圧は？
補足
＞Low レベル出力があまり低くないという事ですか？ 確実に出力電圧＝０（GND）に落としたい、ということです。 ＞また、High レベル出力時の電圧は？ 考えている回路だと１０Vです。wikiの回路でもHighレベル時はほぼこの値が出力されます・・・私の計算上では
補足
信号出力部に抵抗とTr３のベース繋げ、エミッタ接地を行うということでよいのでしょうか？ その場合、論理Lの出力Vout ＜ Tr3のVce（＝0.6～0.7V）となるようにしないと、Tr３は常にONになってしまうと思います。Vccの値が大きい場合、条件を見たすのは困難であるように感じますが、どのように対策を採ればいいのでしょうか？