ディジタル回路

質問

6進非同期アップカウンタを設計すると、どうなりますか？また、動作原理はどうですか？

回答No.1

inara · ベストアンサー

どういう素子レベルで構成するのでしょうか。

　（１）　基本ゲート（AND・NOT）を組み合わせて
　（２）　フリップフロップと基本ゲートを組み合わせて
　（３）　非同期カウンタICと基本ゲートを組み合わせて

（３）なら資料 [1] に例が出ています。8進以上のバイナリーカウンタを使って、QB と QC の AND をとってリセットをかければ、出力が 6（ 2進で 0110 ）になった瞬間に 0 に戻るので6進カウンタになります。実際のカウンタICを使うならば、資料 [2] にあるような配線になります。

（２）なら資料 [3] に回路図とタイミングチャートがあります。これ以外にも、そのものズバリの12進カウンタIC(7492）の内部回路 [4] の右３個のJKフィリップフロップ部分が６進カウンタです。

（１）ということはまさかないと思います。

[1]　４.　６進カウンタを作るには　http://www.apony.com/elec/elec6/elec6_ans.html
[2]　図 39　74390による6進カウンタ　http://wave.iobb.net/doc/digital/9.html
[3]　JKフィリップフロップを使った非同期6進カウンタ（2ページ）　http://www-or.amp.i.kyoto-u.ac.jp/members/liang/school/h18system_answer.pdf
[4]　表紙のような画像をクリック（2ページ目のLOGIC DIAGRAM）　http://www.alldatasheet.com/datasheet-pdf/pdf/122723/TI/7492.html

お礼

遅くなってしまいましたが、丁寧な回答ありがとうございます。