回路設計で困っています

質問

大学で非同期Ｒ＋同期式ＪＫフリップフロップによる１４進ダウンカウンタを設計しなさい。という課題がでたのですが、設計する方法を教えて下さい。
Rはリセットらしいです。 資料にアップカウンタの設計は書いてあるのですが、ダウンカウンタはどう設計すればいいかわかりません

回答No.2

Tacosan

アップカウンタとダウンカウンタがそれぞれどのような挙動を示すかを書いてみればほぼ明らかだと思いますよ.

回答No.1

LEVELUP100

こんばんは。

ラッチ・フリップフロップ
http://wave.iobb.net/doc/digital/8.html#_Toc98840498

　まずここのページで基本を押さえつつ、

カウンタ回路
http://wave.iobb.net/doc/digital/9.html#_Toc98840503

　ここにバリエーションがあります。
　「ダウンカウンタ」の項目をどうぞ。

補足

2^n進のカウンタの設計はわかったのですが14進などの場合はどう回路を設計したらいいのですか?