非同期式7進カウンタ

質問

T-FFを用いた非同期式7進カウンタってどのように設計したらよいのでしょうか？

ウェブサイトで調べたんですがよくわかりませんでした。
くだらない質問で申し訳ないですが答えていただけると助かります。
どうかよろしくお願いします

回答No.1

esezou · ベストアンサー

damepopopoさん、こんにちは。
質問者さんの仰る「T-FF」が純粋なT-FF（入力がクロックのみ）なら、できません。
一般には、７までカウントしたらリセットする、という回路を組みます。
JK-FF、またはD-FFなら、クロック以外の入力を利用してリセット（セットでも同義）します。
以下の方法は精査してませんので、ロジックを良く考えてください、考え方を示します。
例えば、７ですから、バイナリで「１１１」をＡＮＤゲートで検出し、Ｄ入力（通常はＮＱに接続）に加える（ＥＸＯＲを入れる）。
この場合、７になったとたん（遅延はあるが）リセットされるので、綺麗な７進になりませんが、非同期カウンタの宿命ですね。

別の方法は、ジョンソンカウンタ（シフトレジスタ）を構成することですが、テキストのみで伝えるのは困難です、クロックにゲートをかけ帰還するのですが、検索してください。
非同期のジョンソンカウンタは難しいですよ。

因みに同期カウンタは必ずＤ－ＦＦ等を用いるので、Ｎ進カウンタはより簡単に構成できます。

回答No.2

esezou

damepopopoさん、再びこんにちは。
自分の文を読み返して、ジョンソンカウンタがあったなと気づきました。
Ｔ－ＦＦをカスケードに繋ぎシフトレジスタを構成します。
Ｑ－クロック間にゲートを入れます。
どんなロジック（ゲート）を入れると７進になるかは、考えるのが面倒なので（笑）示しませんが、こんな構成で出来ると思います。
ＦＲＥＥのシミュレータはＮＥＴに転がってますのでやってみてください。