エミッタ接地回路のスルーレート

質問

下図のようなエミッタ接地回路に負荷容量CLを接続したときのスルーレートの求め方が分かりません。

小信号等価回路を描いて入力vinを加えたときのCLを流れる電流iLなら求めることはできますが、
スルーレートの定義とは異なっているような気がします。

トランジスタを複数使った回路にも応用できる解法を教えていただけると助かります。

よろしくお願いいたします。

回答No.6

noname#183451 · ベストアンサー

等価回路を考える際に、C-B間、B-E間、C-E間の容量と、ベース、コレクタ、エミッタ抵抗を考えることです。

本来ならば、これにL成分も複雑に関連させるべきなのですが、なぜLが重要視されないかも考えください。勉強のためです。

実は、C成分も無視されることが多いです。最も大きいCを代表させて考えているのです。実際のBCEの接合作製プロセスを考えると、接合の面を考慮したC-BとB-E間の容量が一番大きいはずです。

しかし、No.4の方のリンクにあるように、Bを切った形で使われることを考慮して議論が進められます。(真空管のときの議論が元になっています)

したがって、Tr単体では(ほとんどの増幅器では)C-E間容量を重要視した遮断周波数(スルーレート)となっています。

Trと真空管、MOSでは、電流動作と電圧動作の違いがあり、入出力インピーダンスの違いが設計の理想に関係します。Trは設計とずれることが大きい理由も考えてください。

回答No.5

noname#183451

ちなみに、時定数はV+に対する立ち上がりを示していますので、hfe・Vin<<V+ならば立ち上がりは指数関数じゃなくて直線で近似されるっていうのもVCE-IC曲線から示されます。
(微分方程式で表されるV+までの指数関数が、hfe・Vinで飽和されます。)

VCE-IC曲線と負荷曲線の交点(実はDCでしか議論しにくいのですが)で飽和します。

回答No.4

tadys

スルーレートが問題になるのは、回路が飽和するような大振幅での動作ですから、小信号等価回路で考えるのは間違えています。

出力の立ち上がり時には、負荷容量を充電するのはコレクタ抵抗ですから、RCとCLだけでスルーレートが決まります。
出力の立ち下がり時には、負荷容量を放電するのはコレクタ電流ですが、大電流ではHfeが低下するので、実際のトランジスタで検討しないと正しい結果になりません。
また、HfeはVceの影響も受けるので、その分を考慮する必要が有ります。

小信号限定の場合は「ミラー効果」を考慮しましょう。
http://www-nh.scphys.kyoto-u.ac.jp/~enyo/kougi/elec/node40.html

お礼

回答ありがとうございます。

入力立ち下がり時→トランジスタがオフになり、電源電圧、RC、CLの直列回路から電荷Qに関する微分方程式を立てる
入力立ち上がり時→簡単のためhFE一定とすると、トランジスタが飽和領域になり、電流源(飽和領域のコレクタ電流)、RC、CLの並列等価回路から微分方程式を立てる

こんな方針で正しいですか？

回答No.3

noname#183451

等価回路の中に、ベース、コレクタ、エミッタ間に空乏層等による容量が存在する為、これらの容量も等価回路上に書いてください。

お礼

電流源、RC、CL＋寄生容量で小信号等価回路を構成するのですね。
重ね重ねありがとうございました。

回答No.2

noname#183451

補足読みました。

一度Trの等価回路を書いてみるとわかります。

お礼

小信号等価回路を描くと電流源(hFE*IB)、RC、CLの並列回路が現れますが、この電流源を電圧源に置き換えたという理解で正しいですか？

また、ステップ関数を入力したときの小信号等価回路では、ro(=ΔVCE/ΔIC)を考慮する必要はありますか？
信号立ち上がり時には影響しますが、その他ではΔIC=0となりro=∞となるためroを考慮する必要はないと考えているのですが。

回答No.1

noname#183451

Vinが理想的なステップ関数で、トランジスタの内部容量を無視してVCE-IC特性を考えれば、Voutは負荷容量CLにかかる電圧になります。
電荷に関する微分方程式を構成するとRC dQ/dt + Vout = V+
∴RC dQ/dt + Q/CL = V+
これを解くとQ=V+ CL {1 - e^(-t/(RC CL))}

Vout = Q/CL = hfe Vinであるから
Vout = hfe Vin = V+ {1 - e^(-t/(RC CL))}

この指数関数の傾きは数学的に時定数で与えられるため、理想的な回路では時定数RC CLで与えられる・・・となりますが、正確なところはコレクタ-エミッタ間の浮遊容量との並列な容量となるため、これでデバイス限界は抑えられてしまいます。

補足

回答ありがとうございます。
疑問点があります。

V+、RC、CLの直列回路として微分方程式を立てているようですが、
なぜ直列回路で表せるのでしょうか？

また、直列回路ではなく元のエミッタ接地回路の状態で立式することはできますか？