LSI設計について

質問

タイミング検証についての質問です。

LSI設計プロセスの微細化に伴って、レイアウト設計からタイミング検証が非常に難しくなってきています。
その主要な原因はなんであるのでしょうか。
また、その困難さをどのように解決しているのかを教えてください。

回答No.2

nta · ベストアンサー

私も専門ではありません。微細化というよりも主に動作の高速化と回路規模の増大による影響です。微細化により回路動作が高速化し、線路間隔が狭くなった、３次元構造になり複雑になり回路規模が大きくなったという点もあります。線路の浮遊容量や隣接線路間のクロストークの影響が顕著になりますから、これらの影響を考慮しながら設計を行うために電磁界シミュレータなどの計算時間のかかるツールを使って検証を進めているようです。
また、従来のようにクロック信号をチップ全体に配って同じタイミングで動作させることを困難にしており、部分的にクロック速度を変更したりPLLを組み込んで位相同期をとるなどの回路的な工夫が行われています。
ただ、最大の原因はシステムオンチップをめざしての回路規模の増大であり、５０００万トランジスタを１チップにのせることになれば、従来のHDLを使った手法では開発期間がかかりすぎます。そこでさらにC言語を使った手法が取り入れられています。

参考URL：

http://pr.fujitsu.com/jp/news/2002/04/16-2.html

お礼

ありがとうございました。

回答No.1

ymmasayan

専門家では有りませんが何かのヒントにでもなれば。
パターンがミクロ化するに従って、浮遊(？)ＬＣＲの影響が顕著にでてきているということではないでしょうか。

アナログ回路でも高周波になると配線やプリント配線の浮遊（？）ＬＣＲとの戦いでした。（表皮効果などもあります）

対策は、結局線を短くする事に尽きるでしょうね。詳しくは有りませんが、部品を小さくする事、配線を短くする事、多層プリント板化、あと、タイミングの厳しいところの重点設計などもいいかも知れません。

お礼

ありがとうございました。