FETの基本的な動作がわかりません
「定本 OPアンプ回路の設計」のP355について質問があります
コンパレータの応用回路として、下図のような
「分圧抵抗の自動切り替え回路」が載っており、
以下のような説明がなされています。
「入力電圧VinがFETのピンチオフ電圧Vpp（例えば3V）
を上回っている間はFETがオフになっています。
この状態ではR1,R2で分圧された入力電圧がコンパレータに加わります。
しかし、Vinがピンチオフ電圧Vppより小さくなるとFETがONして、
R1を短絡し、ほとんど1:1の信号電圧がコンパレータに加わります。」
しかし、この切り替わりの境目はVin=Vppではなく、
Vin*R2/(R1+R2)=Vppの時ではないでしょうか？
（たとえば、Vinが正の大きな電圧の時、Tr2はON、Tr1はOFFなので、
入力電圧Vinは上側R1とR2で分圧されるため、
Tr1のVgs=-Vin,Vgd=-Vin*R2/(R1+R2)となります。
J-FETのソースとドレインは入れ替えても同じなので、
Vinを小さくしていくと、Vgdの絶対値の方が先にピンチオフ電圧より小さくなるため、
この時を境にTr1がONすると思うからです。）
![その他([技術者向] コンピューター) イメージ](https://gazo.okwave.jp/okwave/spn/images/related_qa/c205_4_thumbnail_img_sm.png)
補足
ありがとうございます。 MOSFETでやろうとしてるんですが、MOSFETの場合０～の出力を取り出せるのでしょうか？