ゲートの負荷容量について

質問

現在ＬＳＩのＣＭＯＳセルについて勉強していますが、その中で「負荷容量」の問題が解けなくて困っています。

教科書を見ると、
負荷容量＝配線容量＋接続先セルの入力容量
となっています。
しかし問題では、インバータやＮＡＮＤセルなどに、それぞれに出力容量、入力容量が与えられています。しかし先の式を見てみると、出力容量の使い道が分かりません。使わないのに書かれているとは考えづらいのですが、負荷容量の計算に出力容量は使用するのでしょうか？

回答No.2

yucco_chan · ベストアンサー

回答の前に。
回答を導く質問（問題）
１、一方のNANDの入力（例えば下側のNANDの3,4）が共にHレベルの時の
　　ゲート遅延を、求めてください
２、NORが無いものとして（あって良いけど）、上のNANDと下のNANDの
　　ゲート遅延の差を求めてください。

ご質問の答えは、「NANDのゲート遅延×１＋NORのゲート遅延」です。

お礼

ありがとうございました！！おかげさまで試験勉強も乗り切ることができました。またなにかありましたらよろしくお願いいたしますm(_ _)m

回答No.1

yucco_chan

ゲートのスイッチングスピードを計算する時には、出力容量、
配線容量、入力容量を負荷容量として考えます。
配線抵抗が無視できるときには、これら３容量に和が、負荷容量に
なります。
教科書になぜ「負荷容量＝配線容量＋接続先セルの入力容量」と
書かれているか、私にも分かりません。
負荷という言葉に、外部に接続される物という意味もありそうな
気がするのと、配線、入力容量が大きく出力容量が無視できるという
条件があっての記述かも知れません。
LSI内部の話では、出力容量は、無視できないですが。。

お礼

ありがとうございます！！やはりそうなのですね・・・
負荷容量＝入力容量＋出力容量＋配線容量で計算してみます。

よければもう一つ教えていただきたいのですが、ゲート遅延の算出式は
T=T0+K・C（T0、Kはゲート毎の定数、Ｃはそのゲートの負荷容量）
となっていますが、入力から出力までのゲート遅延の合計を計算する場合、
単に入力から出力までのゲート遅延を総和すればいいのでしょうか？
例えば
1---|
　　　|NAND----|
2---|　　　　　　　　|
　　　　　　　　　　　|--NOR---出力
3---|　　　　　　　　|
　　　|NAND----|
4---|

となった場合、計算するのはNANDのゲート遅延×１＋NORのゲート遅延なのでしょうか？それともNANDのゲート遅延×２＋NORのゲート遅延なのでしょうか？