半導体素子のラッチ性

質問

こんにちは
半導体素子のラッチ性って何でしょうか？

回答No.2

a0832669 · ベストアンサー

回答させてもらったものです。あれはわかりやすいサイトですね。誤動作というより、破壊に繋がるものでした。結構、あの症状で壊れたＩＣを見てきましたよ。原因はサイトにもありますように、色々あります。出力トーテムポールというのは上下２段にトランジスタを並べると、アメリカインディアンが作るトーテムポールというポールに似てることからそういわれています。下側のトランジスタだけを備えたオープンドレインとかオープンコレクタタイプのＩＣもあり、これはラッチアップが起きなかったと思います。

お礼

有難う御座いました。

回答No.1

a0832669

どなたも、答えていないので。うろ覚えですが、確か、出力トーテムイポール型の場合、通常は上のトランジスタがＯＮの場合、下のトランジスタがＯＦＦになります。また、その逆。それと両方のトランジスタがＯＦＦ状態（ハイインピーダンス）の３つの状態で動作するのが基本なんですが、両方ともＯＮになる場合があります。そうなると、電流が流れっぱなしになり誤動作することをラッチといったと思います。このラッチを起こさないようにいろんな回路を組み合わせて工夫していたと思います。お役に立てれば幸いです。

お礼

下記でよろしいのでしょうか？

http://www.wdic.org/w/SCI/%E3%83%A9%E3%83%83%E3%83%81%E3%82%A2%E3%83%83%E3%83%97

補足

出力トーテムイポール型って、何でしょうか？