ディジタル回路 ＪＫ-ＦＦを用いた回路

質問

同一クロックで動作する2つのJK-FFの回路なんですが
片方のJK-FFの入出力をそれぞれJ1,K1,Q1,￢Q1
もう片方の入出力をそれぞれJ2,K2,Q2,￢Q2とします。
J1とK2が常にＨで、￢Q1とJ2がつながっていて、K1と￢Q2が
つながっている回路のQ1,￢Q1,Q2,￢Q2のタイミングチャートは
＿｜　｜＿｜　｜＿｜　｜＿｜　｜＿　CLK
＿＿＿　　　　　＿＿＿＿＿＿＿＿＿
　　　　｜ 　　 ｜　　　　　　　　　　K1=￢Q2

＿＿＿｜　　　　　　　｜＿＿＿＿＿　Q1
＿＿＿　　　　　　　　　＿＿＿＿＿
　　　　｜ 　　　　　　 ｜　　　　　　￢Q1=J2

＿＿＿｜　　　｜＿＿＿＿＿＿＿＿＿　Q2

このようにあるテキストに書いてあるのですが、この4本すべて
回路を見れば最初からわかるのですか、それともどれか一本が
あたえられれば残りがわかるのですか、回路を見ればわかるとすれば
どう考えればいいのか教えてください。

回答No.1

A-Tanaka

こんばんは。

これまた難しい質問ですね。回路を見れば分かる・・・？
タイミングチャートを見れば分かる？

例えば、VLSI内にそのような回路があったとすれば、どうなるのでしょうか？
分かりませんよね。
つまり、JK-FFすらも、回路がそうなっていなければならない、という前提で組みます。説明を増やしておけば、ブール代数という論理学からくる物ですが。加えて、記憶回路などで、論理値を保持することが出来るという回路だと思えばよいです。例えば、SRAM内の記憶回路は、FFです。