プロセスノード

質問

CPUのプロセスノードは、90nm → 65nm → 45nm → 32nm → 22nm → 14nmという微細化の変遷をたどってきました。
これにより、1個の半導体チップに集積可能なトランジスター数が増加します。
引用:intelホームページより

と、いう情報を見ましたが。
CPU全体の面積を大きくすれば、プロセスノードを微細化する必要がない気がします。
性能も比較的簡単に向上するのではないかと、思います。

私は、PCに詳しくなく初歩的な質問で恐縮ですが、
よろしくお願いします。

回答No.7

kimamaoyaji

CPUに使われているトランジスタはCOMS（電界効果トランジスタ）でCMOSは負荷の容量（静電容量＝コンデンサーの容量）で大きく消費電力が影響します、動作周波数のに対する消費電力は２乗係数です例えば１GHｚで20Wだったとすると２GHｚでは40W、３GHｚでは40W、４GHｚでは８0Wと言う事で静電容量が半分になれば電力は半分になります。これは物理現象なので変わりません、つまり微細化して容量を減らせば消費電力は落ちると言う事です、ただインテルか使っている電線アルミパターンはその分子が0.4nm
です絶縁体も必要ですし１個の分子では流石に電気は上手く流れませんから、そろそろ限外で、今後は３D方向つまりAMD同様上に積み上げて行くしか無くなります。
またコアを大きくすれば良いではないかとの事ですが、CPUの半導体は写真技術のより焼き付けで作られています、現状での約つける元の原画フィルムは巨大なものをレンズで絞って焼き付けているのでそのレンズの倍率を上げると微細化できるけど写す面積は小さくなるのはどうにもなりません。
まあもっとも中国の世界最高速のスパコンのCPUのように40nmで290個並べたものと言う方法はありますが、ベンチマーク的には最高速なだけです、メモリバスが４チャンネルなので290個のCPUがキャッシュメモリで事が足りなくなった時に集中して混戦状態になり本来のスルートップどころか切り替え整理に時間がかかり、とてつもなく性能が落ちる事が予想されます、また消費電力も莫大なものになります。

回答No.6

kimamaoyaji

CPUは面積当たりが価格になるので価格は上がります。
例えば40nmのCPUを使って世界最速の中国のスパコン、確かに290個もCPUを乗せれば有る特定条件では早くなりますが、ある特定条件（ベンチマーク）や幾つかのソフトでしか効果はでませんし、莫大な発熱となります。
プロセスノードを微細化は発熱の低減にも関与しています。
ただノードも限界値に近いのでそろそろ終わりです、銅やアルミの分子の大きさに近づきすぎたため。
アルミのファンデルワールス半径184 pm＝0.184nm直径0.368nmなので配線としては分子1個では無理ですから1nmにできるか？？
AMDや東芝等がやっている３D構造になるでしょう。

回答No.5

i-q

ほとんど出尽くしてますが。。

日々研究してますがウェハーの大きさには限界があり、30cm前後らいしです。
技術的にもそれ以上は困難で特注とかも出来なく、性能を確保しつつその中から可能な限り沢山作るのを目標にして利益を出してるようです。

同じウェハー上で同じCPUを作っても同じにはならなく、
高品質なのは高クロック品、少し低品質なのは低クロック品にしたりさらに悪いと不良品。。
つまり巨大にすると低品質な部分も混じり高クロック化が難しくなり高性能化には繋がりません。また、不良品も格段に増えて高価になります。。最悪時間がなければ採算度返しで出荷する場合もあるかもしれません(*_*)

お礼

ご回答ありがとうございます。

助かりました。

回答No.4

shintaro-2

>CPU全体の面積を大きくすれば、プロセスノードを微細化する必要がない気がします。

CPUの正体はチップと呼ばれる、半導体材料であるシリコン（Si)ウェハを細かく切ったものです。価格はSiの面積とプロセスのコストになります。

半導体プロセスはゴミとの戦いです。
ゴミが有るチップは不良になって出荷できないとします。

1枚のSiウェハに１個ゴミがあったとします。
１枚のSiウェハから1個のCPUしか作れなかったらどうでしょう。→0/1で全滅です。
１枚のSiウェハから2個のCPUを作れたらどうでしょう。→歩留り1/2です。
1枚のSiウェハから４個のCPUを作れたらどうでしょう。→歩留り3/4です。

というわけで、ゴミが存在する確率はチップの面積に逆比例し、歩留りも１枚のSiウェハから取れるチップの数が増えるに連れ上昇するのです。→低コスト化
プロセスノードが縮小すれば面積がチップ面積が小さくなります。→低コスト化
プロセスノードが縮小すると欠陥も増えるので、単純に低コスト化できるわけではありませんが、トランジスタの個数あたりでは低コスト化可能なのです。

本当は昔のCPUと同じものを最新のプロセスノードで製造すればものすごく安いのですが、そうするとインテルも商売あがったりなので、
チップの大きさを変えずにトランジスタの数を増やしてCPUをどんどん高機能化しているというのが現状です。

> 性能も比較的簡単に向上するのではないかと、思います。

大きいままだと消費電力が大きいのです。
消費電力は動作周波数に比例し、概ねトランジスタの数や配線の長さ（正確には容量）の2乗に比例します（容量はプロセスノードに比例する部分と反比例する部分とがあります）。

従ってプロセスを微細化した方が有利です。

お礼

ご回答ありがとうございます。

回答No.3

bakabonmate

線がおよそ1/7になっていますが、同じだけのトランジスタを載せようとすると面積で49倍（7×7）となります。消費電力もそれにつれて増えて49倍です。
現在の49倍の面積のCPUで消費電力も49倍のCPUって想像してみてください。そういうCPUが載ったパソコンを家でお手軽に使えるでしょうか？
微細化は単にトランジスタ数だけでなく動作電圧にも関係してきて省電力の効果もあるのです。

回答No.2

wormhole

CPUの回路部分はある一定の大きさの円盤状のシリコンウェハから切り出されて作られます。
そのため面積が大きくなると切り出せる数が少なくなります。
またシリコンウェハはどの部分をとっても品質が一定というわけではなく不良な部分もありますから面積が大きくなるとその不良部分にあたりCPUとして使えないものができる数も増えます(http://www.4gamer.net/specials/softhard/cpu_1-02/cpu_1-02.shtml の図6がわかりやすいかと)。

お礼

ご回答ありがとうございます。

回答No.1

noname#252332

現在のCPUの内部クロックはシリコンを伝わる信号変化の速度の限界まで上がっておりパターンが長くなると現在のような高速度が実現できないこと、個々のトランジスタが大きくなるとCPU全体として膨大な消費電力と発熱量になること、面積の大きいLSIを製造することは歩留まりの点で不利であること、などが理由として挙げられます。

お礼

ご回答ありがとうございます。