FPGA > ポート downtoを使う

質問

FPGAの勉強を始めています。

http://www.kumikomi.net/archives/2009/07/verilog_hdl_1.php

上記のサイトの「(2) エンティティ」のポート宣言の説明のところに
port(a, b: in std_logic_vector
(3 downto 0);
...略...
)
のような部分の"downto"に関して
「downtoは，降順で範囲を指定する予約語です．昇順の場合toを
使います．実際の設計ではもっぱら降順を使います．」
とあります。

downtoをよく使う理由というのはあるのでしょうか？

回答No.1

Higurashi777 · ベストアンサー

信号を束ねて表記する際（PortやBus）には、MSBを先に、LSBを後に表記するからです。
たとえば４ビットバスの場合は[3:0]、16ビット幅の場合は[15:0]のように表記します。
この書き方に合わせるために、downtoを使う訳ですね。
別に「必ずしもdowntoで書かなければならない」という訳ではありませんが、他のモジュールや、FPGAに接続するROM/RAM等が降順で記載されているのに自分で作成するコードを昇順で書いた場合、デバッグが面倒ですし、レジスタの取り違い等のミスの原因となります。
そのため、現実問題として昇順で記載することはほぼない、と思っておけば間違いないかと思われます。

以上、ご参考まで。

お礼

ご回答ありがとうございます。

こういう理由でdowntoを使うのですね。

なぜ、というのがわかり納得できました

これからdowntoを使っていきます。