VHDLとVerilogHDL混在シミュレーション

質問

VHDLとVerilogHDLの異なる言語が混在するデザインをシミュレーションできる無償のシミュレータを探しています。単言語のシミュレータであればFPGAベンダのスタータエディションなどが使用可能ですがマルチリンガルとなると見つけられていません。ご存知の方ご教示お願いします。

回答No.1

axel_eye · ベストアンサー

私も過去に調べてみましたが、無償となると無いのではないでしょうか。
個人利用となると、
iverilogを使って、VHDLをVerilogにコンバートするとか、
もしかすると、
XilinxのWeb Packの過去のモデルには、ModelSimが含まれていました
から、ModelSimを使ってVHDLかVerilogをライブラリ化し、
ライブラリとして読み込む形にすれば、もしかするとどちらかの
ソースでコンパイルできるかもしれません。
前者の方法も後者の方法も骨の折れる作業である事かと思いますが、
個人利用でソースを流用するとかであると、ソースコードを解析して
コンパイルできる形に手動であれ、自動であれ変換する作業は付いてくるのかなと
思います。(大変なんですけどね)

学術機関であれば、有償の物であってももしかすると、
無償ないしは、低価格で使わせてもらえる可能性もあると思います。
教授(先生)や学校を通さないといけないと思うので手間がかかると
いえば手間がかかるのですが。

企業で利用する場合は、FPGAベンダーなどの販売代理店に問い合わせると
FPGAを購入する代わりに、シミュレーターなどのツールは無償で貸し出してくれる
事もあるかもしれません。ただ、ある程度のFPGAの購入が見込めるお客様で
ないと難しいかもしれません。

無償というのを諦めたとして、
XilinxやALTERAなどのFPGAベンダーの販売代理店に問い合わせると、
もしかすると、個人でもシミュレーターなどを販売してくれるかも
しれません。10万くらいはしますが、FPGAベンダーではないメーカーの
シミュレーターに比べるとかなり安く、個人でもぎりぎり手の届く範囲に
あるかと思います。

あとは、やってないのでなんとも言えないのですが、
XilinxのISEをダウンロードしてISimが付属していないかの
確認くらいはできるのではないでしょうか？(もうすでに試されているかもしれませんね)
制約付きかもしれませんが、ISimなら混載ソースのコンパイルが
出来るようなので少しだけ使えるかもしれません。

お役に立てませんが、今、私の知る限りではこのくらいでしょうか。