※ ChatGPTを利用し、要約された質問です(原文:CMOS・TTLの学習)
CMOS・TTLの学習
このQ&Aのポイント
CMOS・TTLの学習についての課題を提出するためには、CMOS・TTLの基本的な動作と論理設計を学ぶ必要があります。
具体的には、CMOS・TTLの基本動作や特性、使用方法を理解し、CPU周辺で使用されるロジック回路(デコーダ、カウンタ、OSCなど)を製作して電気的特性を評価します。
自分で回路を組み立てる場合は、電源、GND、各足の配線が必要です。また、他にも様々な学習方法がありますので、調べて試してみると良いでしょう。
現在CMOS・TTLについての学習、レポート提出の課題を出されています。
目的としては、CMOS・TTLの基本的な動作と論理設計を学習するものです。
内容としては、CMOS・TTLの基本動作と特性、使用方法をCPU周辺に比較的使用されるロジック回路(デコーダ、カウンタ、OSC、他)をバラック製作し、その評価をして電気的特性を理解する。という感じです。
今のところ考えている内容なのですが
CMOS・TTLを使用し、カウンタ回路を製作をする。
その回路から、信号の遅れの測定。そこから、動作限界の周波数を求め、実際に限界か?そこ限界でなければ限界はどこか?を測定して理解したことをレポートにまとめて提出しようとしているところです。
そこで、疑問になったところなのですが、
・CPU周辺に使用されるカウンタ回路は何進数なのか?(2進数?)
・どのような回路を組み立てるといいのか?(ICで回路が出来てる場合は電源・GND・各足の配線だけでOK?)
・他に良い学習方法などがないか?
など他にもわからない事だらけで、何が分からないのかも分からない状況に陥っている感じです。
本当であれば調べれば出てくるものであるかもしれませんし、聞く前に自分でやらなければならない範囲のことなのかもしれません。
しかし、私では頭が足りず悩んでしまっています。
このような状況ですが、頑張ってものにしていきたいという気持ちはあります。
ですので、分かる範囲でかまいませんので回答を頂ければと思います。
どうぞよろしくお願いします。
お礼
ご回答ありがとうございます。 基本は2進数になります> やはり基本は2進数なのですね。 非同期式と同期式のカウンタで上限周波数は変わります> 非同期式、同期式については私も調べてみました。 同期式の方が好まれている。という事があったので同期式で組んでみたいと考えているところです。 フリップフロップで出来れば組み立てみたいと思います。 辛そうなときは4ビットのカウンタ(74LC161など?)に変えて行ってみたいと思います。 シミュレータを使えば実際に回路を組まずに出来ないことはないです> 結構前のシミュレータみたいなのはあるのですが、どこまでのICがあるのかが。。。 シミュレータよりも実際に組んだほうが回路製作の経験にもなったり、シミュレータではない事も勉強できるみたいなので、手間になるのですが実際に回路を組んで学習に取り組みたいと思います。 ご回答いただいた上に質問をかぶせるようで大変申し訳ないのですが、 回路を組むようであれば何ビットあたりで組めば実験するとき分かりやすいですしょうか?何ビットでも大丈夫なんでしょうけれども。。。 こちらもご回答いただけるような方いましたらどうぞよろしくお願いします。 86tarouさんご回答ありがとうございました。