FPGAのハードマクロの使い方

質問

先ほども質問したのですが、要領を得ていなかったので書き直しました。
失礼しました。

FPGAでDDR3を制御できないかと思い立ったのですが、
どうにもXilinxのSpartan6のプログラムの仕方を調べてもやり方が良く分かりませんでした。

取りあえず、
http://bravo-fpga.blogspot.jp/2012/06/spartan6-ddr2-7.html
辺りが(DDR2ではありますが、)参考になると思い
http://www.hi-ho.ne.jp/bravo-fpga/
「DDR2 SDRAM Controller IP」をダウンロードして読んでみたのですが、

ISERDES2、OSERDES2、IODELAY2などのハードマクロの使い方が理解できませんでした。

例えば、ダウンロードしたファイルの
sp6_ddr2c\rtl\64bit\dc_core\dc_phcp.v
で、
「
IOBUF i_obuf_odt (
.I (odt_buf_i ),
.T (odt_buf_t ),
.O (odt_buf_o ),
.IO (DDR2_ODT )
);
」
や
「
IOBUFDS i_iobuf_clk (
.I (ck_buf_i ),
.T (ck_buf_t ),
.O (ck_buf_o ),
.IO (DDR2_CKP ),
.IOB (DDR2_CKN )
);
」
と言った記述はハードマクロ……だと思っているのですが、
このマクロ（？）の説明はどこにあるのでしょうか？

VisualC++でwinアプリを書く場合はインターネットで検索すれば大抵マイクロソフトのページに辿り着く事ができるのですが、
Xilinxではそういった情報はどうなっているのでしょうか？
ルネサスのようなハードウェアマニュアルに全て書いてある……と言った感じでは無いので困っています。

よろしくお願いします。

回答No.1

cyclone3 · ベストアンサー

こんにちは

ＸＩＬＩＮＸの事はよく知りませんが、FPGAメーカー製のハードマクロならメーカー及びその代理店からサポートを受けるのが常道ですよね？
購入先に設計データを送り間違いを指摘してもらったり、アドバイスをしてもらっていましたが。

最近は、デバイスメーカーもいちいち対応したりＦＱＡを作成するよりも、フォーラムで情報交換させて客先間で解決させたりしていますね。
（サポートを投げてしまっている感もありすが）

XILINXのHPにはウェブケースなるメーカーサポート窓口があり、
http://japan.xilinx.com/support/clearexpress/websupport.htm
直轄のサポートがある様ですが、そうでないならフォーラムを利用するようにとのこと。
http://forums.xilinx.com/

参考までに

お礼

遅くなりました。
ご回答ありがとうございます。

何と言えばいいのか、趣味でDDR3何て使えないかな～、
と頭の悪い事を思いついたのが始まりなのですが、
なんとなくメーカーのページと言うのはハードルが高くて……（しかも英語なので＾＾）

そして、結局マニュアルを見直してみたら、書いてあったという、
何とも情けない話でした。
j_xapp1064
j_ug381
辺りなのですが。。。

どうもお騒がせしました。