LSI回路における電源ノイズ

質問

LSI設計において、
ノイズによる電源電圧の変動というのは、
一般的に何ボルト程度変動するものなのでしょうか？
1.8V電源であったとすると、±0.1V程度でしょうか？

ノイズに関する知識があまりないため、一言ノイズといっても、
どの程度のものをシミュレーションに与えればいいのかわかりません。

教えてください。
よろしくお願いいたします。

回答No.2

chirubou · ベストアンサー

専門家ではありませんが聞きかじりの範囲で。

一般的にノイズがどれくらいかは言えないでしょう。クロックの速度やロジックの種類に大きく依存するでしょう。

最近のギガヘルツ単位で動作する CPU などではノイズはすさまじいそうで、オシロなどで波形を観ると、よくこれでちゃんと動いているなぁ、と感心（？）する程、ノイズが載っているそうなので、少なくとも 0.1V という程度では済まないと思います。

電源の配線では LSI の全ての電源端子の直近にノイズをバイパスするためのコンデンサを置くのが基本です。インピーダンスの影響で、いくら太い配線をしても、大元にいくら大きいコンデンサを入れてもあまり効果がないからです。

もちろん信号回路にも注意が必要です。高速なデジタル信号では、特にインピーダンス特性が重要で、ちゃんと整合していないと反射で誤動作しますし、パラレル信号では等長配線などに気をつけないと信号にズレが生じてしまいます。

例えば 8 bit パラレルのデータをシリアルに変換する際、10bit のシリアルデータに変換していますが、この 2bit 増えた分で、どんな 8bit データでも 0 と 1 の数が必ず同じになるようなコードに変換しています。そうでないとデータによってはアース電位がだんだん Vcc 側に引っ張られてしまう場合があり、誤動作するからです。

ということで、私の理解している範囲では、高い周波数の場合、ノイズ対策のシミュレーションは回路パターンを含めた分布定数回路として扱わなければならず、ノイズの大小だけで論じるのは危険だと思います。最近のノイズ対策用コンデンサには４端子のものもあるようです（参考URL）。これも単純に集中定数回路として扱うことができないことの証になるんではないでしょうか。

参考URL：

http://techon.nikkeibp.co.jp/article/WORD/20061129/124721/

回答No.1

outerlimit

シミュレータは　実回路が理解されていれば有用ですが

実回路の知識経験の無い方では　とてつもない見当違いを起こします

使用条件を無視した設定を行い、無意味な結果を　さも意味ありげにとうとうと論じたり、解釈を質問したりしている例は多数あります

質問の状況から　独学ではないと思います　先輩諸兄にお聞きになるのがよろしいでしょう

お礼

ご指摘ありがとうございます。