- ベストアンサー
未だに分からない自己バイアス回路
どうして入力抵抗と自己バイアス抵抗の位置がTr(FET)の場合と真空管の場合と違うのか分かりません。どなたか簡単に説明していただけにでしょうか。宜しくお願いします。 ・Tr(FET):入力抵抗⇒自己バイアス抵抗の順番 ・真空管:自己バイアス抵抗⇒入力抵抗の順番 私は長年、石アンプを自作していましたがので、入力抵抗⇒自己バイアス抵抗が正しい。 と思っていましたが...
- みんなの回答 (3)
- 専門家の回答
質問者が選んだベストアンサー
その他の回答 (2)
- bogen55
- ベストアンサー率72% (48/66)
> 1MHz以上を減衰し、局部発信防止対策としています。 それは局部発振防止用ではなく、高周波ノイズ除去用のLPFです。 > 貴殿のご回答からRinは不要とのことですが、 Rinは不要なんて書いた覚えがないんですが? Rinは並列入力抵抗であり、入力直流電位を与えるために必要です。 > 負荷電流を流すことができず不安定になるのですが、 入力直流電位を与えなければ不安定になりますが、負荷電流を流さなくても不安定にはなりません。 例えば、負荷電流をできるだけ流さないように作られたこのような超高入力抵抗200T(テラ)Ωの電圧計でも安定に動作しています。 http://jp.tek.com/sites/tek.com/files/media/media/resources/6514-jp.pdf
お礼
ご回答の自己責任は持たないと言う判断で、らちが明かないので締めます。 自己主張を強要する方であれば、2度とこのサイトに回答しないで下さい。 迷惑です。
- bogen55
- ベストアンサー率72% (48/66)
別に小生の図に追記しなくても、ご自分で図を書いてアップすればよろしいかと。 > ・図左3極管:Rinの後に直列の入力抵抗経由でゲートに入力されている。 (注:真空管の場合はゲートではなくグリッドと呼ぶ!!!) > ・図右FET:Rinの前に直列入力抵抗があり、ピンジャックに接続される。 って、もしかすると電子回路の基礎知識はないんでしょうか? 直列入力抵抗は、電子回路の教科書を読めばすぐわかりますが、基本回路の説明のところには載ってません。 つまり、増幅回路の本質的なところには必要のない抵抗です。 何故入れるかと言えば、入力サージ過電圧に対する素子の保護とゆう意味が強いです。 発振防止用ならば、素子のグリッド(真空管)、ゲート(FET)、ベース(バイポーラ・トランジスタ)の直近に入れないと無意味です。 この発振は寄生発振と呼び、入力側配線のリード・インダクタンスと寄生容量が原因だから、直列入力抵抗によりQを下げて防止します。 電子回路の教科書のコルピッツ発振器のところを読めば、素子の入力端子の直近に入れないと無意味なことが理解できます。 高周波ノイズ除去用のLPFなら、Rinの前に付けます。 とゆうことで、どこに入れるかは設計思想によるから、理解できなければ、各回路の設計者に確認すればよいでしょう。
補足
3極管のグリッドについては、ミスプリですみません。 それと、全体的に説明不足ですみませんでした。 初段のFETの入力ではゲート直近にR=1kΩ程度の直列抵抗を付けて、 貴殿の回路図のRinにC=100PF程度ををパラに接続してLPFを構成して 1MHz以上を減衰し、局部発信防止対策としています。 貴殿のご回答からRinは不要とのことですが、 再生機器から見た負荷インピーダンスは非常に大きなものとなり、 負荷電流を流すことができず不安定になるのですが、 それでも良いとの解釈ですね。 今までの私の考えは間違っていた様です。 ちなみに再生機器の出力が2Vであれば、Rinを2KΩにしても 電流は1mAしか流れません。 さて3極管ではRinの後に直列抵抗Rを付けている回路を良く見かけますが、 真空管固有のインプットキャパシタンスGK_pFがあるので、 この直列抵抗RとGK_pFでLPFを構成して局部発信を防止しているのかな? と思ったのですが貴殿のご回答からは、これも私の間違いと気づきました。 無知程恐ろしい物は無い。と深く反省しています。
お礼
ご回答有難うございます。 最初の質問以外は、ご指摘の図に追記してUPできませんので、書面でご連絡します。 ・図左3極管:Rinの後に直列の入力抵抗経由でゲートに入力されている。 ・図右FET:Rinの前に直列入力抵抗があり、ピンジャックに接続される。 と言うのが一般的な回路の様で、図右FET回路では入力側に直列抵抗を付けることで、Rinに並列接続を行ったCによりLPFが形成される。(発振防止) 以上宜しくお願いします。