FPGA/Verilogでのモジュールの違い
現在,FPGAとVerilogを用いて、モータの回転数をセンサでカウントする回路を作成しています。
countという名前のカウント回路を作成し、2つのセンサ(センサ1とセンサ2)があるため、count1,count2とインスタンスを2つ作成しています。
トップモジュールでは以下のように宣言しています。
count count1(
.CLK( CLK),
.SENSOR( SENSOR1),
.COUNT_DIGI_0( COUNT_DIGI_20),
.COUNT_DIGI_1( COUNT_DIGI_21),
.COUNT_DIGI_2( COUNT_DIGI_22),
);
count count2(
.CLK( CLK),
.SENSOR( SENSOR2),
.COUNT_DIGI_0( COUNT_DIGI_0),
.COUNT_DIGI_1( COUNT_DIGI_1),
.COUNT_DIGI_2( COUNT_DIGI_2),
);
countモジュール内では、SENSORが入力されると、カウント数が1upするだけです。
COUNT_DIGI_*は別の回路にカウント数を伝えるためにwireで接続しています。
最初に,センサ1をcount1に、センサ2をcount2に接続したところ、2つのカウント数に相違がでてしまいました。(count2のカウント数が多い)
センサの配線が悪いと思い、センサ1の出力をcoun1とcount2に接続してテストしてもカウント数に相違がでてしまいました。
なぜ、同じモジュールを使用し、入力も同じなのに、結果に違いが出るのでしょうか?
FPGAの特性などがあるのでしょうか?
お分かりになられる方がいらっしゃいましたら宜しくご教授お願い致します。
補足
壁に設置するだけで、カウンターが自動的に 動いてくれるようなものが欲しいのですが。 できれば数千円程度で。