CPUの回路が壊れていることがあるか？

質問

ＣＰＵ内部のトランジスターの数は１億個を超えたものがあるそうです。これが全部完全なものとは思えません。フリップフロップ回路でもトランジスターが１個壊れていたら動きません。ＣＰＵでもトランジスターが１個壊れていたら、そこから後の回路は働かないと思います。たぶん壊れて働かないものがあれば、エラーを訂正するようになっていると思います。本当はどうなっているのでしょうか？

回答No.3

FEX2053 · ベストアンサー

CPUは集積回路でして、こういうものの素子の動作は製造時の皮膜の厚さ
均一さなどに依存しますので、実は「良」「不良」のどちらかに100%
区分できるのではなく、特性が良好（高速動作が可能）から特性が不良
（高速動作が出来ない）の両方にまんべんなく散ることが多いんです。

結果として、全く同じ製造ラインを通っても、こいつは3Ghzで動作する
こいつは2.4Ghzでしか動作しない、という差が出来ます。特に製造開始
当初はラインが安定しませんので、高速が出るチップはなかなか出て
こないのが通常ですし、評価に値しないほど低速でしか動作しない
チップも大量に出てきます（ですので、CPUの製造開始当初は高速の
チップが品薄なのです）。

ということで、#2さんが指摘されたPS3のチップなどの特殊用途のものを
除き、CPUには「チップ不良時の保障回路」は原則として存在しません。

回答No.6

blacklabel

「ＮＥＣ、回路の一部が故障しても動作不良を回避できるＬＳＩの基本技術を開発」参考にどうぞ。

http://release.nikkei.co.jp/detail.cfm?relID=153185&lindID=1

参考URL：

http://release.nikkei.co.jp/detail.cfm?relID=153185&lindID=1

回答No.5

tadys

DRAM では不良のセルを救うための予備のセルを持つのが普通になっていると思います。

参考URL：

http://www.toshiba.co.jp/about/press/1995_06/pr_j0601.htm

回答No.4

Microstar

前半導体の設計をしたことがあるので、思い出して書きます。

確かに半導体の回路は精密でしかも複雑です。

まず設計段階から回路は動くことが大前提で設計します。
設計ミスなんて、許してくれない世界なんですよ。
回路は複雑ですので、回路をブロック単位にして、仕様に基づいて設計します。そうすれば、理屈上動くようにします。

その次にパターン設計をします。ゲートの大きさ、配線の幅、間隔のルールに従って、レイアウト設計をします。私がいた頃は鉛筆でやっていたのですが、今はＣＡＤでやっています。

いくら回路がよくても、パターン設計次第で動作がおかしくなる場合があるので、一旦試作品として作ってから、製品として耐えられるかテストされます。

それをパスしたら、生産へ進めますが、どうしてもバラツキがでます。ですから、ワースト条件はどこまでと決めて、それが通ればＯＫと考えるそうです。ワースト条件を下回ったＬＳＩは、捨てます。
プロセスルールをしっかり守れば、不良品が出る確立は低いです。

回答No.2

noname#96023

プレイステーション３のSPEユニットは8個搭載されていますが、動いているのは7個ですね。
これは、生産段階で1個壊れていてもそのまま出荷できるからです。

参考URL：

http://techon.nikkeibp.co.jp/article/TOPCOL_LEAF/20050518/104776/

回答No.1

bardfish

そう言う物は製品として出荷されないと思います。
不良率を歩留まりといいますが、新しい製造プロセス・製品では販売価格が高く設定されていますがそれは歩留まりが悪いから＝不良が多い。

価格改定がなされた段階では不良率が下がって歩留まりが良くなるので、製造コストが下がる＝販売価格を安くできる。

つまり、出荷された製品は厳格な動作チェックなどの厳しい品質管理をパスした物だけのはずなので、販売されている製品に不良素子はあり得ない。と思っています。

メモリの場合、エラー訂正が備わっていますが、CPU、BUS、メモリと経由する回路が多くなるのでノイズによる影響を(CPU以上に)受けやすいためだと思います。