FPGAのピンアサインについて

質問

Xilinx社のFPGA(Spartan 6)について質問です。
LVDSを2.5VのGCLKピン(P/N)に入れています。周辺のピンは、LVCMOS2.5の信号を入力/出力しています。
　LVDSピンを入力すると制約ができ、入力が禁止されるピンがあると聞きました。しかし、どのようにしてそのピンの位置を特定すればいいのかがわかりません。
このことについて、教えていただけないでしょうか。よろしくお願いいたします。

回答No.1

P0O9I

コンパイルしたら、エラーやワーニングが出るから、それで判断する。
私はAlteraのFPGAで、そのようにしました。

お礼

回答ありがとうございます。
XILINXのISEを使用してコンパイルした結果、エラーは出ませんでした。