FETのゲート入力と出力の間での位相差

質問

FETのゲート入力と出力の間での位相差が90度ずれるのは、なぜでしょうか？
入力のゲート容量の影響と考えて宜しいでしょうか？

等価回路的には、容量の他に、インダクタンスもあると思いますが、
このときは正確には90°からずれるのでしょうか？

回答No.1

m_and_dmp

「入力のゲート容量の影響」とは考えにくいです。
信号源から～ゲートまでの抵抗やインダクタンスは小さいのでゲート容量がいくつあろうと、ゲート電圧は信号源の電圧と大きな差異はありません。位相差も大きな差はありません。入力側で位相回転が発生していないとすると、出力側ですが、扱っている周波数とか、出力回路が分かりませんので、仮に周波数を数MHz程度以下、出力回路はドレインと直流電源の間に抵抗が接続され、ドレインからコンデンサで出力を取り出し、コンデンサの出力側とアース間に抵抗が接続されている回路とします。
この回路ではドレインの電圧はゲート電圧に対して180度の位相差を持ちます。
これがコンデンサを通って抵抗でアースに落ちているので、コンデンサのリアクタンスが抵抗の値より１０倍以上も大きいと、ここに流れる電流はドレイン電圧より90度進みます。抵抗にはドレイン電圧より90度進んだ電流が流れますので電圧もドレイン電圧より90度進みます。
ゲート電圧（信号源の電圧）と比較すると90度遅れになります。
位相差を発生させたくない場合は、コンデンサの値を大きくします。
2CHオシロで、信号源の電圧を基準として、ゲート端子、ドレイン端子、出力端子の位相を観測し、どこで、何度の位相差が発生しているか、周波数を変えると位相差が変化するかなど調べてみたら、現象がよく分かります。