LTspiceと実機の誤差

質問

LTspiceを用いて楽器用のアンプを製作設計してみています。
素子は2ｓｋ117　BLランク　DC24ｖ駆動です。

回路図は添付のような普通のFETの増幅（初段）でして、実際に組んでみると大変ローノイズなのですが、出力がかなりバリバリと歪んでしまいます。
ちなみに実機ではC1とR3の間にて7～8ｖ程度の出力が観測されました。

spiceの段階でもサイン波の形を維持して歪んでいますが、この波形であればバリバリとはいわないナチュラルな感じに収まると思い組んでみたものの、随分耳障りな歪みが出るのだと困ってしまいました。（PCで実機の波形観測したところ、鋭い歪みが発生していました）

ｋ117BLのスパイスデータは以下でやりました。
NJF(Vto=-0.75 Beta=23m Lambda=5m Is=10f Isr=100f Vk=100 Alpha=10u Rd=15 Rs=15 CGD=9p CGS=15p Pb=0.55 M=0.33 mfg=TOSHIBA)

シュミレーションと実際の結果とは随分違うのですが、バリバリといった歪みは何が原因なのでしょうか。それとも、シュミレーションがずれているのでしょうか・・・？

回答No.4

inara1 · ベストアンサー

Vtoを変えてシミュレーションしてみたところ、Vtoが-0.9Vより小さいと、出力電圧の小さいほうでクリップされるようです。そもそも入力電圧（±0.25V）が大きすぎます。その入力レベルだと、出力電圧が電源電圧いっぱいに振れてしまうのでクリップされやすくなります。それと、C6 が 10μF だと、低域のカットオフ周波数が数百kHzになってしまい低音が出ないと思います。C6 は100μF くらいにすべきではないでしょうか。高域のカットオフ周波数は、C3 で制限されていて、それは10kHzくらいになっているのでそれで良いと思います。

お礼

あちこちスパイスで確認してみました。
確かに電源いっぱいまで振れるケースもあるようですので、各部位の設定を変えて、なんとか実機でもクリップしない所まで持っていけました。

また、楽器用の意図的なイコライジングですが、ちょっと凡ミスでローカットしすぎた設定になっていたようです。
確かにちょっと薄いかも・・・と思っていましたので、教えていただけてより良い物になりました。

ありがとうございます。

回答No.3

inara1

ANo.1です。同じ回答を続けて出してしまいました。
SPICEモデルは代表的な特性なので、実際の素子とは異なっています（実際の素子は仕様の範囲内でバラツキがある）。例えばスレッショルド電圧（Vto）が違っていればバイアス点が変わるので、入力信号が大きいとクリップしてまうことがあります。SPICEモデルのVtoを変えてみて波形がどうなるか見てみるといいと思います。トランジスタ回路では、そういうバラツキがあっても動作するように設計しますが、バイアス回路の設計（安定度）があまりよくないのかもしれません。平日は仕事なので夜しか時間がありませんが、Circuit Maker でどうなるか見てみます。

お礼

少し確認してみましたが、実機だと他のｋ117BLへ何個か乗せ換えた場合であっても0.1V入力程度で歪むみたいです(^^;

ん～、バイアス設定がマズイのでしょうか？？？

回答No.2

inara1

添付図の波形を見るとかなり歪んでるように見えます。
手持ちの Circuit Maker という回路シミュレータでは、出力波形の歪率を求めることができます。しかし回路図の右側が切れていてよく分かりません。C1 の右側が出力でいいのならシミュレーションしてみます。2SK117BLのSPICEデータと入力信号の振幅と周波数が書かれているのでそれを使います。

お礼

ご回答ありがとうございます。
こういった波形の歪みでしたら、軽くコンプレッションされた厚みが出る位いの音だとは思うのですが、明らかにクリップ的な「ジャー」とか「バリ」っとした感じになってしまいました(^^;

C1の右側が出力で、R3＆R8の抵抗分圧は単なるボリュームと考えて頂ければ宜しいです。

宜しくお願い致します。

回答No.1

inara1

添付図の波形はかなり歪んでるように見えます。
手持ちの Circuit Maker という回路シミュレータを使えば、出力波形の歪率を求めることができますが、回路図の右側が切れていてよく分かりません。C1 の右側が出力でいいのならシミュレーションしてみます。2SK117BL のSPICEデータと入力信号の振幅と周波数が書かれているのでそれを使ってやってみます。