VHDLでの周波数判定

質問

VHDLで入力周波数の判定を考えています。
内容としては
CLK_A（50MHz固定）
CLK_B（65MHz,25MHz,0MHz(H or L)で変動）
の入力があり、出力としては
65MHzのときは”Ｌ”
25MHz,0MHzのときは”Ｈ”
という論理で何か良い方法は無いでしょうか？

回答No.1

goma1109

精度が悪くてよければ、CLK_B->Data, CLK_A->ClkでD-FFを通して、一定期間0,1をカウントして比較するという方法でなんとかなりそうですが。　精度と判定速度を良くしたいのであれば、CLK_Aを早くする必要があると思います。　ASICか、FPGAか、実体なし（シミュレーションのみ）なのか書かれていませんが、内臓PLL等で50MHzから200MHzなどを生成することはできないのですか？