AMDのCPUに関して

質問

AMDのホームページにてプロセッサ製品情報を見ていて疑問に思ったことがあります。
http://www.amd.com/jp-ja/Processors/ProductInformation/0,,30_118_9485_16006%5E16015,00.html

1.メモリー・コントローラー幅：128-bit

メモリコントローラと何の間のバス幅でしょうか。。
そもそもバスの幅ではないのでしょうか。

2.メモリー・バンド幅 ：最高 17.1 GB/s のトータル・バンド幅 (DDR3-1066) + 16.0GB/s (HT3)
　　　　　　　　　　　 　　最高 12.8 GB/s のトータル・バンド幅 (DDR2-800) + 16.0GB/s (HT3)

DDR3-1066の場合は上り8.5GB/S、下り8.5GB/Sの計17.1？GB/S
DDR2-800の場合は上り6.4GB/S、下り6.4GB/Sの計12.8GB/S
という意味でしょうか。そしてHTの16GB/Sが加算されていますが、なぜ加算されているのでしょうか。。

3.プロセッサ－システム間総バンド幅 （HyperTransport + メモリー・バンド幅）：最高 33.1GB/s バンド幅
　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　最高 28.8GB/s バンド幅

これもそうですが、なぜHTとメモリバンド幅を足しているのでしょうか。。
CPUとメモリはHTというバス規格（INTELでいうFSB?）で繋がっているからHT=メモリバンド幅という認識でいます。

もはや自分が書いていることすら意味が分からなくなってきているのですが、どなたかスッキリさせて下さい！

回答No.2

Eureka_ · ベストアンサー

1)
既に回答のある通りCPU内蔵のメモリコントローラのバス幅です。たぶん、64ビット幅のが2つあって「64ビット幅のコントローラ2つ」としても「128ビット幅のコントローラ」としても動ける設計になっているはずですが。
＃Phenomブランドなら間違いなくそう。Athlon IIも同じだと思うんですが、資料がない…

2)
Intelだとi7(近日発表とされるi5も)で採用されてる仕組みですが、AMDの最近のCPUは
・CPU内蔵メモリコントローラ<=>DDR2/3メモリ(この辺の用語はIntelでも同じ)
・CPU内蔵HyperTransportインタフェース<=>チップセット(i7などだとCPU内蔵のQPIインタフェースって名前になるんだっけか)
の二つの外部インタフェースを持ちます。それぞれ別個のアクセスができるので、「プロセッサとシステムの総バンド幅」を言うときは足し合わせないと嘘って事になります。
＃まあメモリ側だって100％の速度は出ないですし、HTを通してメインメモリを読み書きするチップセット内蔵グラフィックとかストレージからのデータ読み込み/書き込みとかもあるんで、単純に足し合わせるのが正しいかどうかはまた別の議論があるでしょうが

3)
メモリのバンド幅としてはHTの数字を加えるのはおかしいと思うんですけど、
・上位のサーバ向けCPUであるOpteronでは、別のCPUが制御するメモリ(など)にアクセスする場合HTを経由して読み書きすることになる
・そのデータもHT経由で入ってくることになるので、Opteronにとっては双方を足し合わせても決して間違ってるとは言えない…?
・AMDがPhenom,Athlonの資料を作るときに、手抜きでOpteronの資料をコピペしたのをベースにしている、かもしれない
といった事情で足し算の式が残ったまま、というのが真相じゃないかという気がします。完全に当て推量ですが。

お礼

ご回答ありがとうございます。
1)、2)に関してはかなりスッキリしました！
3)に関しては、CPU(Opteron)同士はHTで繋がっているという事ですね。
当て推量とありますが、おっしゃっている事は私も納得できました！

回答No.1

nemoax006

1.ＣＰＵに内蔵されているメモリーコントローラーのバス幅です
ＣＰＵはメモリーと直結されるためＣＰＵとメモリの間が128bitとなります
2.メモリの帯域とＨＴの合計なのですね
3.ＣＰＵとＩＯ間の帯域ということだと思います

お礼

早速のご回答ありがとうございます。
CPUとI/O間の帯域という意味が私の知識不足の為、いまいちピンとこないのですが、CPU内部の話という理解でよろしいでしょうか？
また、CPUとI/O間の帯域にメモリバンド幅がなぜ足されるのでしょうか？？